eda數(shù)字時(shí)鐘實(shí)驗(yàn)報(bào)告(存儲(chǔ)版)
【正文】 unctions of the body clock circuits, alarm circuits. The main one: mainly related to mold 60 and the mold 24 counters, dynamic display control circuit, the whole point timekeeping main divider circuits, which are packaged in modules, so that other circuits calls. To constitute a timing counter parts, through the separation of the 1HZ divider pulse timing, called dynamic display circuit display, through the whole point timekeeping circuit control buzzer. Subject II: mainly related counter mold 60 and the mold 24, a display control circuit, four data parator. Mold 60 and the mold 24 to form counter timing and memory circuit, 5 called dynamic display control circuit shows that by four data parator pares the clock and the alarm hour, minute, and followup with the door control buzzer. 關(guān)鍵詞 ： MAX+Plus2 軟件 EPF10K10LC844 數(shù)字時(shí)鐘 基本功能電路 鬧鐘電路 6 實(shí)驗(yàn)一 題目： Max+Plus2使用練習(xí)，完成一個(gè)簡(jiǎn)單門電路的 圖形 設(shè)計(jì)輸入、編譯、仿真、管腳分配、下載。 c、 置零狀態(tài)（ RESET 為 0）：此狀態(tài)下數(shù)碼管無論是時(shí)鐘還是鬧鈴 11 全都是 0。其中秒位與分位均為 60 進(jìn)制計(jì)時(shí)，時(shí)位為 24 進(jìn)制計(jì)時(shí)。 Q[3..0]和 Q[7..0]是晶體管上的分、秒的十位和個(gè)位。下面會(huì)有解釋。每按一次開關(guān) ,就給計(jì)數(shù)器一個(gè)脈沖 ,計(jì)數(shù)器計(jì)數(shù) ,計(jì)到要設(shè)定的值。當(dāng) SET 為 1 時(shí)，上面 4 個(gè)與門接受 a1,a2,a3,a4 四個(gè)信號(hào)。電路圖如下。想了一天，沒有結(jié)果 ，最后還是晚上在宿舍與室友討論時(shí)，得到結(jié)果的。 設(shè)計(jì)輸入、編譯、仿真、管腳分配、下載。 (2學(xué)時(shí) ) 主要參考文 獻(xiàn) 1 李國麗編，《 EDA 與數(shù)字系統(tǒng)設(shè)計(jì)》， 2020 2 王金明編，《數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog HDL》電子工業(yè)出版社， 2020 3 閻石，《數(shù)字電子技術(shù)基礎(chǔ)》 高教出版社， 2020 指導(dǎo)教師意 見 按照設(shè)
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1