【正文】 ___________________________________________________________________________________ 共 30 頁 第 10 頁 正弦波查詢表 ROM也是制作的重點(diǎn)。另一方面可以利用流水線技術(shù)提高工作頻率 ,但系統(tǒng)頻率轉(zhuǎn)換速度會(huì)相對降低。 方案的選擇 在利用 FPGA 制作 DDS 時(shí) ,相位累加器是決定 DDS 性能的一個(gè)關(guān)鍵部分。 例如 ,c假定基準(zhǔn)時(shí)鐘為 200 MHz ,累加器的位數(shù)為 32 ,頻率控制字為：0x08000000H,即為 227 ,則 : f o = 200 227 / 232 = 6. 25 MHz再設(shè)定頻率控制字 X 為 0x80000000H , 即為 231 ,則 : f o = 200 231 / 232 = 100 MHz 可見 ,理論上通過設(shè)定 DDS 相位累加器位數(shù) N 、頻率控 制字 X 和基準(zhǔn)時(shí)鐘 f c 的值 ,就可以得到任一頻率的輸出 。 N 為相位累加器位數(shù) 。相位累加器在參考時(shí)鐘的驅(qū)動(dòng)下 ,每來 1 個(gè)脈沖 ,輸出就會(huì)增加 1 個(gè)步長相位增量 X ,輸出數(shù)據(jù)作為地址送入 ROM 中 ,讀出對應(yīng)的幅度值形成相應(yīng)的波形。 正弦波 y = sin (2πx) ,若以 f 量化的量化頻率對其幅度值進(jìn)行量化 , 一個(gè)周期可以得到 M =f 量化個(gè)幅度值。所以，可以認(rèn)為 DDS就是數(shù)字信號(hào)處理理論的延伸，是數(shù)字信號(hào)中信號(hào)合成的硬件實(shí)現(xiàn)問題。它是以一個(gè)固定頻率精度的時(shí)鐘作為參考時(shí)鐘源，通過數(shù)字信號(hào)處理技術(shù)產(chǎn)生一個(gè)頻率和相位可調(diào)的輸出信號(hào)。就可以設(shè)計(jì)出符合要求的最佳設(shè)計(jì)。專用 DDS芯片實(shí)現(xiàn)的信號(hào)源功耗大、價(jià)格高；而將 DDS信號(hào)源設(shè)計(jì)嵌入到 FPGA芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng) 成本不會(huì)增加多少，可以實(shí)現(xiàn)很多更加復(fù)雜的功能，因此，采用 FPGA設(shè)計(jì)的 DDS信號(hào)源具有很高的性價(jià)比。專用的 DDS芯片在控制方式、置頻速率等方面與系統(tǒng)的要求差距很大，這時(shí)如果用高性能的 FPGA器件設(shè)計(jì)符合自己需要的 DDS電路就是一個(gè)很好的解決 方法，而且還可以降低外國對高性能 DDS芯片禁運(yùn)的風(fēng)險(xiǎn)。雜散是 DDS本身固有和缺點(diǎn)，且隨著輸出帶寬的擴(kuò)展，雜散將越來越明顯地成為限制 DDS發(fā)展的重要因素。 (2)輸出雜散大 由于是全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。當(dāng)然 DDS技術(shù)也有局限性，主要表現(xiàn)在： (1)輸出頻帶范圍有限 由于 DDS內(nèi)部 DAC和波形存儲(chǔ)器的工作速度限制，使得 DDS輸出的最高頻率有限，目前市場上采用 CMOS、 TTL、 ECL工藝制作的 DDS芯片，工作頻率一般在幾十MHz至 400MHz左右。 由于 DDS的諸多優(yōu)點(diǎn)，使得它在各個(gè)領(lǐng)域得到廣泛的應(yīng)用。而在大多數(shù) DDS系統(tǒng)應(yīng)用中，一般由固定的晶振來產(chǎn)生基準(zhǔn)頻率，所以其具有極好的相位噪聲和漂移特性。另外，只要在 DDS的波形存儲(chǔ)器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形，當(dāng) DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，即可得到正交的兩路輸出。這在很多對頻率合 成器的相位要求比較嚴(yán)格的場合非常有用。 (3)相位變化連續(xù) DDS改變輸出頻率實(shí)際上改變的是每次的相位增量，即改變相位的增加速度。 (2)頻率分辨率高 DDS的最低輸出頻率為 f res = f c / 2^N ，也就是它的最小頻率步進(jìn)量，其中 N為相位累加器的倍數(shù)，可見只要相位累加器有足夠的字長，實(shí)現(xiàn)非常 高 精度的分辨率沒有多大困 難。如果 fc = 10MHz，轉(zhuǎn)換時(shí)間即為 lOOns，當(dāng)時(shí)鐘頻率進(jìn)一步提高，轉(zhuǎn)換時(shí)間將會(huì)更短，但再短也不能少于數(shù)門電路的延遲時(shí)間。 關(guān)鍵詞 直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；函數(shù)波形發(fā)生器 基于 FPGA 的 DDS函數(shù)波形發(fā)生器的設(shè)計(jì) ___________________________________________________________________________________________ 共 30 頁 第 5 頁 DDS of Function Waveform Generator Based On FPGA Abstract Direct Digital Frequency Synthesis (DDS) was advanced rapidly in early 1970s and has been developing owing to its entirely digital structure. The appearance of Field Programmable Gates Array has changed the design method of digital eletronical system and provided a new design model. With the two technologies and the flexible control ability of MCU, Functional Waveform Generator, has been developed. This new signal source can generate high frequency waveform data and also can change parameters of the Functional Waveform Generator. This paper will describe its process and characteristics. The EP2C70F896C6N of Corporation Altera is chosen to do the main digital processing work,which if based on its large scale and high speed. In this design, how to design the FPGA chip and the interface between the FPGA and the control chip is the problem. With the method of software and hardware programming,the design used the software Quartus II and language verilogHDL solves if successfully. In this paper, the principle of DDS and basis of EDA technology is introduced firstly. Then the master chips are introduced. They are the base of the design. The problems met in the design are analyzed and the whole function is partitioned into three parts: master chip and peripheral hardware. Finally the function, performance, realization,and experiment results are introduced in detail through some experiments. The disadvantage and things need to advance are also listed. Through an experiment, it is testified that the design meets the requirement planed and the way to use software and hardware propramming method and DDS thchnology to realize Functional Waveform Generator is available. Keywords DDS； FPGA； Functional Waveform Generator 第一章 緒論 ___________________________________________________________________________________________ 共 30 頁 第 6 頁 第一章 緒論 DDS 的性能介紹 隨著數(shù)字信號(hào)理論和超大規(guī)模集成電路 VLSI的發(fā)展，在頻率合成領(lǐng)域誕生了一種革命性的技術(shù)，那就是上世紀(jì)七十年代出現(xiàn)的直接數(shù)字頻率合成 DDS(Direct Digital frequency Synthesis)，它的出現(xiàn)標(biāo)志著頻率合成技術(shù)邁進(jìn)了第三代。并結(jié)合在設(shè)計(jì)中的一些心得體會(huì)，提出了本設(shè)計(jì)中的一些不足和改進(jìn)意見。然后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。然后相近敘述了用 EP2C70F896C6N 完成 DDS 模塊的設(shè)計(jì)過程，這是本設(shè)計(jì) 的基礎(chǔ)。本設(shè)計(jì)利用Altera 的設(shè)計(jì)工具 Quartus II 并結(jié)合 VerilogHDL 語言，采用硬件設(shè)計(jì)的方法很好地解決了這一問題。本設(shè)計(jì)結(jié)合這兩項(xiàng)技術(shù)，開發(fā)了一種新的函數(shù)波形發(fā)生器。 1 基于 FPGA 的 DDS 函數(shù)波形發(fā)生器的設(shè)計(jì) DDS of Function Waveform Generator Based On FPGA 2 基于 FPGA 的 DDS 函數(shù) 波形 發(fā)生器的設(shè)計(jì) DDS of Function Waveform Generator Based On FPGA Version 版本信息 版本 日期 描述 作者 DDS 需求分析及總體結(jié)構(gòu)圖設(shè)計(jì) 規(guī)范 波形 ROM 的定制及仿真 多波形數(shù)據(jù)產(chǎn)生模塊的設(shè)計(jì) 波形參數(shù)控制器的設(shè)計(jì) 總體模塊架構(gòu)及仿真 D/A 轉(zhuǎn)換電路、 濾波電路設(shè)計(jì)與電路組裝 調(diào)試 設(shè)計(jì)綜合與板級調(diào)試 設(shè)計(jì)最終測試及優(yōu)化 基于 FPGA 的 DDS函數(shù)波形發(fā)生器的設(shè)計(jì) ___________________________________________________________________________________________ 共 30 頁 第 3 頁 目錄 目錄 ................................................................................................................................. 3 摘要 ................................................................................................................................. 4 Abstract ............................................................................................................................ 5 第一章 緒論 .................................................................................................................... 6 DDS 的性能介紹 ...................................................................................................... 6 本設(shè)計(jì)的研究意義 .................................................................................................... 8 第二章 DDS 理論與實(shí)現(xiàn)工具 ........................................................................................... 9 DDS 基本原理 .......................................................................................................... 9 參數(shù)設(shè)定 .............................................