【正文】 電子技術的發(fā)展已進入數字時代，模擬信號數字化的方法也是目前一個熱門研究課題，高速 AD、 DA器件在通信、廣播電視等領域的應用越來越廣泛。 回顧前面四 章的介紹，可以歸納為以下幾點： 第一、 闡述了本課題的研究背景，分析了頻率合成技術目前的現狀，探討了利用FPGA實現 DDS的意義。USB Host/Slave Controller with USB type A and type B connectors 18 toggle switches 6. DAC 模塊： 利用 高速高精度數模轉換芯片 A4101，設計數模轉換電路，以及簡單的濾波輸出電路。模塊端口有： a、系統(tǒng)時鐘輸入端口（接系統(tǒng)時鐘）； b、 波形輸出類型控制輸入端口 ；c、波形參數增 /減量控制 輸入 端口； d、 相位調節(jié)輸入端口； e、縱向偏移調節(jié)輸入端口； f、頻率調節(jié)輸入端口 ； g、幅度調節(jié)輸入端口； h、波形數據輸出端口。 ~180176。因此，通常的做法是，首先進行功能仿真，等確認設計文件第二章 DDS理論與實現工具 ___________________________________________________________________________________________ 共 30 頁 第 17 頁 所表達的功能滿足設計者原有意圖時，即邏輯功能滿足要求后，再進行綜合、適配和時序仿真，以便把握設計項目在硬件條件下的運行情況。就是接 近真實器件運行特性的仿真，仿真文件中已包含了器件硬件特性參數，因而，仿真精度高。適配器的適配對 象直接與器件的結構細節(jié)相對應。如在 VHDL網表文件采用 VHDL的語法，用結構描述的風格重新詮釋綜合后的電路結構。例如，將一個 4位的單片機設計升級為 8位單片機幾乎難以在短期內準確無誤地實現；由第二章 DDS理論與實現工具 ___________________________________________________________________________________________ 共 30 頁 第 15 頁 于圖形文件的不兼容性，性能優(yōu)秀的電路模塊移植和再 利用十分困難；由于在原理圖中已確定了設計系統(tǒng)的基本電路結構和元件，留給綜合器和適配器的優(yōu)化選擇的空間已十分有限，因此難以實現用戶所希望的面積、速度以及不同風格的綜合優(yōu)化，顯然，原理圖的設計方法明顯偏離了設計自動化最本質的涵義；在設計中由于必須直接面對硬件模塊，因此行為模型的建立將無從談起，從而無法實現真實意義上的自項向下的設計方案。通常，使用 EDA工 具的設計輸入可分為兩種類型。 Verilog 是由 Gateway Design Automation 公司于大約 1984 年開始發(fā)展。 Cyclone 系列介紹 Cyclone 是 Altera 中等規(guī)模 FPGA， 20xx 年 12 月份推出。 FPGA、 CPLD 芯片都是特殊的 ASIC 芯片，它們除了具有 ASIC 的特點之外， 還具有以下幾個優(yōu)點： 1．隨著 VISI(Very Large Scale IC，超大規(guī)模集成電路 )工藝的不斷提高單一芯片內部可以容納上百萬個晶體管， FPGA、 CPLD 芯片的規(guī)模也越來越大，其單片邏輯門數已達到上百萬門，它所能實現的功能也越來越強，同時也可以實現系統(tǒng)集成。全球 PLD／ FPGA 產品 60％ 以上是由 Altera 和 Xilinx 提供的。 (4) 模塊 DAC 實現將 NCO 產生的數字幅度值高速且線性地轉變?yōu)槟M幅度值， (5) DDS 產生的混疊干擾由 DAC 之后的低通濾波器濾除 。在選擇累加器實現 方案時需要綜合考慮。 參數設定 DDS 輸出信號頻率 : f o = f c X/ 2^N，其中 , X 為頻率累加器設定值 。 第二章 DDS理論與實現工具 ___________________________________________________________________________________________ 共 30 頁 第 9 頁 第二章 DDS 理論與實現工具 DDS 基本原理 DDS（ Direct Digital Frequency Synthesis） 是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。其來源主要有三個：相位累加器相位舍位誤差造成的雜散、幅度量化誤差 (由存儲器有限字長引起 )造成的雜散和 DAC非理想特 性造成的雜散。 (5)具有低相位噪聲和低漂移 DDS系統(tǒng)中合成信號的頻率穩(wěn)定度直接由參考源的頻率穩(wěn)定度決定，合成信號的相 位噪聲與參考源的相位噪聲相同。目前集成 DDS產品的頻率轉換時間可達 10ns的量級，這是目前常用的鎖相頻率合成技術無法做到的。接 著分析了整個設計中應該處理的問題，根據設計原理就功能上進行了劃分 ，將整個儀器的功能劃分為 控制模塊和外圍硬件兩個部分來實現。 1 基于 FPGA 的 DDS 函數波形發(fā)生器的設計 DDS of Function Waveform Generator Based On FPGA 2 基于 FPGA 的 DDS 函數 波形 發(fā)生器的設計 DDS of Function Waveform Generator Based On FPGA Version 版本信息 版本 日期 描述 作者 DDS 需求分析及總體結構圖設計 規(guī)范 波形 ROM 的定制及仿真 多波形數據產生模塊的設計 波形參數控制器的設計 總體模塊架構及仿真 D/A 轉換電路、 濾波電路設計與電路組裝 調試 設計綜合與板級調試 設計最終測試及優(yōu)化 基于 FPGA 的 DDS函數波形發(fā)生器的設計 ___________________________________________________________________________________________ 共 30 頁 第 3 頁 目錄 目錄 ................................................................................................................................. 3 摘要 ................................................................................................................................. 4 Abstract ............................................................................................................................ 5 第一章 緒論 .................................................................................................................... 6 DDS 的性能介紹 ...................................................................................................... 6 本設計的研究意義 .................................................................................................... 8 第二章 DDS 理論與實現工具 ........................................................................................... 9 DDS 基本原理 .......................................................................................................... 9 參數設定 .................................................................................................................. 9 方案的選擇 .............................................................................................................. 9 DDS 系統(tǒng)基本結構 ................................................................................................. 10 FPGA、 CPLD 概述 ................................................................................................ 10 Cyclone 系列介紹 ................................................................................................... 12 Verilog HDL 語言簡介 ............................................................................................ 13 FPGA 設計流程 ...................................................................................................... 14 第三章 基于 FPGA 的 DDS 的詳細設計 .......................................................................... 18 功能定義及總體設計規(guī)范： .................................................................................... 18 功能模塊定義： ..................................................................................................... 18 開發(fā)板介紹 ............................................................................................................ 19 頂層設計描述 ......................................................................................................... 20 詳細設 計描述 ......................................................................................................... 21 第四章 DDS 設計的驗證與實現 ..................................................................................... 26 DDS 設計的仿真 .................................................................................................... 26 DDS 設計的綜合 .................................................................................................... 28 DDS 設計結果分析報告 ............................................................................