【正文】 可靠性。然而，從信息傳輸角度來考慮，既要提高通信系統(tǒng)的有效性（即傳輸速率） ， 又要提高通信系統(tǒng)的可靠性 ，這樣 往往是相 互矛盾的。信道編碼 就 是減少數(shù)字信號(hào)誤比特率的主要手段之一。在傳輸數(shù)字信號(hào)時(shí)，由于信道的時(shí)變性、衰減性、帶寬資源有限性以及干擾大等特點(diǎn)，再有加性噪聲的影響， 這就導(dǎo)致接收端接收到的信息和發(fā)送端實(shí)際發(fā)送的信息之間存在一定的差錯(cuò)， 勢(shì)必會(huì)造成接收端接收到的信號(hào) 存在一定的誤差 ，造成一定程度的失真 。通信的根本任務(wù)是傳遞信息， 其中 準(zhǔn)確地傳輸數(shù)字信號(hào)是數(shù)字通信的一個(gè)重要的環(huán)節(jié)。 關(guān) 鍵詞 ： 漢明碼 譯碼器 FPGA Verilog 語言 QuartusII ABSTRACT In digital munication systems, digital signal during transmission is easy to be disturbed, resulting in destruction of the symbol waveform, so that the receiver receives the signal error occurred judgment. In order to improve the accuracy of information, we introduce error control techniques. The technology uses a reliable and effective method of channel coding to achieve. Hamming code is a kind of code which is able to correct errors. Hamming code codes is one kind of the most monly used devices in digital munications, which is widely used in work transmission, memory parity error correction and data security. The design of Hamming code codec in this project, this passage realized decode of hamming with language of verilog. Based on the theory of introduction of decode of hamming, this passage designed decoder of hamming. The source program wad written by verilog language. The soft of QuartusII simulated and tested the program. It requires basic theoretical knowledge of hamming code, and learn how to use the simulation and debugging software QuartusII as well as the hardware description language Verilog, and understand the various features of Hamming codes to master the peinciple of coding and decoding, then to understand and analyze, design its algorithm implementation, and plete the Verilog language programming and simulation on FPGAbased software QuartusII。 通過 了解 漢明碼的理論知識(shí) 來 掌握 漢明碼 的 譯碼原理 ，然后經(jīng)過理解和 分析 設(shè)計(jì) 出實(shí)現(xiàn) 漢明碼 譯碼 的算法，并且 使用 Verilog 語言 在 QuartusII 軟件 里 完成了 基于 FPGA 的漢明碼譯碼器 的編程和仿真實(shí)現(xiàn) 。 通過理解 漢明碼譯碼原理的基礎(chǔ)上 ， 設(shè)計(jì)出了漢明碼的譯碼器， 并且 寫出了譯碼 源程序 ,還 通 過 QuartusII 軟件 實(shí)現(xiàn) 仿真。 漢 明碼編譯碼器是 目前 最為常用的數(shù)字通信內(nèi)部器件之一，它被廣泛地應(yīng)用在網(wǎng)絡(luò)傳輸、存儲(chǔ)器校驗(yàn)糾錯(cuò)以及數(shù)據(jù)安全中。該 項(xiàng) 技術(shù) 應(yīng) 采用 了 可靠 而且 有效的信道編碼方法來實(shí)現(xiàn)。 大連交通大學(xué)信息工程學(xué)院 畢 業(yè) 設(shè) 計(jì) (論 文 ) 題 目 基于 FPGA 的漢明碼譯碼器的設(shè)計(jì) 學(xué)生姓名 蘆 斌 專業(yè)班級(jí) 信息工程 092 指導(dǎo)教師 徐 佳 職 稱 講 師 所在單位 電氣工程系 信息工程教研室 教研室 主任 石桂名 完成日期 20xx年 6 月 28 日 摘 要 在數(shù)字通訊 的 系統(tǒng) 中，數(shù)字信號(hào)在傳輸 的 過程中容易受到干擾，造成碼元 波形破壞，使 得 接收端接收到的信號(hào)發(fā)生錯(cuò)誤 的 判決。 為了提高信息傳輸?shù)臏?zhǔn)確性，我們引進(jìn)了差錯(cuò)控制技術(shù)。 漢 明碼 就 是一種可以糾正差錯(cuò)的編碼。 本課題 是 基于 FPGA 的 漢 明碼譯碼器的設(shè)計(jì)， 使 用 Verilog 語言 來 實(shí)現(xiàn)漢明碼譯碼器的設(shè)計(jì) 。 本次設(shè)計(jì) 首先介紹了 EDA 的硬件描述語言 Verilog 和仿真調(diào)試軟件 QuartusII，然后介紹了 FPGA 的 發(fā)展歷程和產(chǎn)品特性，借此選出合適的 FPGA 的芯片 ，最后介紹了漢明碼 。 同時(shí)根據(jù)需要，選擇 了合適的 FPGA 的芯片 和 外圍元器件，設(shè)計(jì) 出 外圍 硬件 的 原理圖 ， 將理論和實(shí)踐結(jié)合 起來 。 in the meantime, according to its requirement, select a FPGA chip and external ponents, finally create the hardware entity, bine the theory with practice. Key words： Hamming Decoder FPGA Verilog language QuartusII 目 錄 1 前 言 ............................................................. 1 選題背景 ........................................................... 1 本課題的研究意義 ................................................... 2 本 課題研究目標(biāo) 及主要任務(wù) ........................................... 2 本 課題可行性分析 ................................................... 3 2 EDA的基礎(chǔ)知識(shí) 與集成運(yùn)行 環(huán)境 ..................................... 4 EDA 概念 .......................................................... 4 QuartusⅡ 的軟件介紹 ............................................... 5 Verilog 的簡介 ...................................................... 8 Verilog 的主要功能 ............................................ 10 Verilog 的基 礎(chǔ) 語法 ............................................ 10 Verilog 的 語言優(yōu)勢(shì) ............................................ 13 3 FPGA的簡介 ....................................................... 14 FPGA 的 發(fā)展歷程 .................................................. 14 FPGA 的 產(chǎn)品特性及發(fā)展現(xiàn)狀 ........................................ 14 FPGA 的發(fā)展 趨勢(shì) .................................................. 15 FPGA 的 硬件介紹 .................................................. 17 4 漢明碼 譯碼 系統(tǒng)模塊設(shè)計(jì)與實(shí)現(xiàn) .................................... 19 漢明碼的原理 ...................................................... 19 漢明碼的定義 ................................................. 19 漢明碼的 監(jiān)督矩陣 H ........................................... 21 漢明碼的生成矩陣 G ........................................... 22 漢明碼的 校正子（伴隨式） S.................................... 22 漢明碼的譯碼器設(shè)計(jì) ................................................ 24 譯碼器的流程圖設(shè)計(jì) ........................................... 25 譯碼 器的代碼設(shè)計(jì) ............................................. 25 譯碼 器的 仿真，調(diào)試與分析 ..................................... 27 基于 FPGA 的 漢明碼譯碼器硬件設(shè)計(jì) ................................. 30 結(jié) 論 ............................................................... 32 謝 辭 ............................................................... 33 參考文獻(xiàn) ............................................................... 34 附 錄 ............................................................... 35 大連交通大學(xué)信息工程學(xué)院 20xx屆 本科生畢業(yè)設(shè)計(jì)（論文） 1 1 前 言 選題的背景 隨著現(xiàn)代通信技 術(shù)的迅 速 發(fā)展， 其應(yīng)用 的 領(lǐng)域已滲入到社會(huì)生活的各個(gè)方面， 用戶對(duì)通信系統(tǒng)的質(zhì)量 和 對(duì) 通信系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃耘c有效性的要求 也越來越高，通信系統(tǒng)需要具備更高的可靠性、高效率、低復(fù)雜性來適應(yīng)發(fā)展的需求 [4]。在實(shí)際應(yīng)用中，傳輸數(shù)據(jù)的無線信道是非常復(fù)雜的。 這 時(shí) 就 需 求我們 去 尋找一種 辦法 ，能夠 在確保通信系統(tǒng)的可靠性與高效性的基礎(chǔ)上 來 減少數(shù)據(jù)傳輸過程中的誤比特率。 圖 11 通訊系統(tǒng)的組成 在實(shí)際 的 應(yīng)用中，衡量一個(gè)通信系統(tǒng)的優(yōu)劣， 其中 的 有效性和可靠性是兩個(gè)最重要的指標(biāo)，同時(shí)它們也是通信技術(shù)設(shè)計(jì)的重要 組成 部分。為了提高可靠性，可以在二進(jìn)制信息序列中以受控的方式引入一些冗余碼元（即監(jiān)督碼元），使他們滿足一定的約束關(guān)系，以期達(dá)到檢錯(cuò)和糾錯(cuò)的目的。于是，在實(shí)際通信的應(yīng)用中，采取比較折中的方式，可在確?？煽啃灾笜?biāo)達(dá)到系統(tǒng)要求的前提下，盡可能的提高傳輸速率 [1] ；抑或在滿足一定有效性的指標(biāo)下，盡量提高傳輸?shù)目煽啃?。信道編碼技術(shù)正是用來改善通信可靠性問題的主要技術(shù)手段之一。 信道編碼的主要目的是為了降低誤比特率，提高數(shù)字通信的可靠性，其方法是在二信源 發(fā)送設(shè)備 傳輸媒介 （信道） 接收設(shè)備 信宿 干擾 大連交通大學(xué)信息工程學(xué)院 20xx屆 本科生畢業(yè)設(shè)計(jì)（論文） 2 進(jìn)制信息序列中添加一些冗余碼元（監(jiān)督碼元），與信息碼元一起組