編碼器和譯碼器的設(shè)計(jì)［畢業(yè)論文，畢業(yè)設(shè)計(jì)］-展示頁(yè)
2024-08-22 11:17本頁(yè)面
【正文】 算機(jī)高級(jí)語(yǔ)言。因此它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，大多數(shù)的CAD廠商出品的EDA軟件都兼容了這種標(biāo)準(zhǔn)。但是，由于它在一定程度上滿足了當(dāng)時(shí)的設(shè)計(jì)需求，于是他在1987年成為A I/IEEE的標(biāo)準(zhǔn)（IEEE STD 10761987）。它在80年代的后期出現(xiàn)。能全方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和調(diào)試。由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，有效增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率。 EDA技術(shù)的特點(diǎn)采用可編程器件，通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能。由于它是一門(mén)剛剛發(fā)展起來(lái)的新技術(shù)，涉及面廣，內(nèi)容豐富，理解各異。AM2 EDA、VHDL簡(jiǎn)介 EDA技術(shù) EDA技術(shù)的概念EDA是電子設(shè)計(jì)自動(dòng)化(E1echonics 設(shè)計(jì)的基本內(nèi)容根據(jù)計(jì)算機(jī)組成原理中組合邏輯電路設(shè)計(jì)的原理，利用VHDL設(shè)計(jì)計(jì)算機(jī)電路中編碼器和譯碼器的各個(gè)模塊，并使用EDA 工具對(duì)各模塊進(jìn)行仿真驗(yàn)證和分析。以計(jì)算機(jī)組成原理為指導(dǎo)，通過(guò)學(xué)習(xí)的VHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識(shí)和基本單元電路的綜合設(shè)計(jì)應(yīng)用。本設(shè)計(jì)主要介紹的是一個(gè)基于超高速硬件描述語(yǔ)言VHDL對(duì)計(jì)算機(jī)電路中編碼器和譯碼器進(jìn)行編程實(shí)現(xiàn)。計(jì)算機(jī)電路是計(jì)算機(jī)的重要組成部分，了解計(jì)算機(jī)電路的知識(shí)是促進(jìn)計(jì)算機(jī)的發(fā)展的先決條件。關(guān)鍵字 計(jì)算機(jī)電路；EDA；編碼器；譯碼器目錄1引 言 1 設(shè)計(jì)的目的 1 設(shè)計(jì)的基本內(nèi)容 12 EDA、VHDL簡(jiǎn)介 1 EDA技術(shù) 1 EDA技術(shù)的概念 1 EDA技術(shù)的特點(diǎn) 2 硬件描述語(yǔ)言——VHDL 2 VHDL的簡(jiǎn)介 2 VHDL語(yǔ)言的特點(diǎn) 2 VHDL的設(shè)計(jì)流程 33 設(shè)計(jì)規(guī)劃過(guò)程 4 4 4 4 4 5 64 系統(tǒng)仿真 7 7 8 8結(jié)束語(yǔ) 10致謝 11參考文獻(xiàn) 12附錄 131引 言 隨著社會(huì)的發(fā)展，科學(xué)技術(shù)也在不斷的進(jìn)步。課程設(shè)計(jì)采用硬件描述語(yǔ)言VHDL把電路按模塊化方式進(jìn)行設(shè)計(jì)，然后進(jìn)行編程、時(shí)序仿真和分析等?！队?jì)算機(jī)組成原理》課程設(shè)計(jì)報(bào)告編碼器和譯碼器的設(shè)計(jì) 摘 要 編碼器與譯碼器是計(jì)算機(jī)電路中基本的器件，本課程設(shè)計(jì)采用EDA技術(shù)設(shè)計(jì)編碼和譯碼器。編碼器由八三優(yōu)先編碼器作為實(shí)例代表，而譯碼器則包含三八譯碼器和二四譯碼器兩個(gè)實(shí)例模塊組成。課程設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單，使用方便，具有一定的應(yīng)用價(jià)值。計(jì)算機(jī)從先前的采用半導(dǎo)體技術(shù)實(shí)現(xiàn)的計(jì)算器到現(xiàn)在廣泛應(yīng)用的采用高集成度芯片實(shí)現(xiàn)的多功能計(jì)算器。而編碼器和譯碼器是計(jì)算機(jī)電路中的基本器件，對(duì)它們的了解可以為以后的進(jìn)一步深化研究打下一個(gè)良好的基礎(chǔ)。 設(shè)計(jì)的目的本次設(shè)計(jì)的目的就是通過(guò)實(shí)踐掌握計(jì)算機(jī)組成原理的分析方法和設(shè)計(jì)方法，了解EDA技術(shù)并掌握VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想。通過(guò)對(duì)編碼器和譯碼器的設(shè)計(jì)，鞏固和綜合運(yùn)用所學(xué)知識(shí)，提高IC設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。編碼器由八三優(yōu)先編碼器作為實(shí)例代表，而譯碼器則包含三八譯碼器和二四譯碼器兩個(gè)實(shí)例模塊組成。Des5ptoM60n)的縮寫(xiě)。從EDA技術(shù)的幾個(gè)主要方面的內(nèi)容來(lái)看，可以理解為：EDA技術(shù)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)電子系統(tǒng)到硬件系統(tǒng)的一門(mén)新技術(shù)。采用硬件描述語(yǔ)言作為設(shè)計(jì)輸入和庫(kù)(LibraLy)的引入，由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來(lái)由電路板設(shè)計(jì)完成的大部分工作故在芯片的設(shè)計(jì)中進(jìn)行。并且可減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高了系統(tǒng)的性能和可靠性。 硬件描述語(yǔ)言——VHDL VHDL的簡(jiǎn)介VHDL語(yǔ)言是一種用于電路設(shè)計(jì)的高級(jí)語(yǔ)言。最初是由美國(guó)國(guó)防部開(kāi)發(fā)出來(lái)供美軍用來(lái)提高設(shè)計(jì)的可靠性和縮減開(kāi)發(fā)周期的一種使用范圍較小的設(shè)計(jì)語(yǔ)言。1993年更進(jìn)一步修訂，變得更加完備，成為A I/IEEE的A I/IEEE STD 10761993標(biāo)準(zhǔn)。VHDL的英文全寫(xiě)是：VHSIC（Very High eed Integrated Circuit）Hardware Descriptiong 。 VHDL語(yǔ)言的特點(diǎn)VHDL是一種用普通文本形式
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1