【正文】 tching）。光學顯影主要包含了感光膠涂布、烘烤、光罩對準、 曝光和顯影等程序。生成單晶體或多晶體與晶體生長時的溫度，速率與雜質(zhì)都有關(guān)系。材料是「矽」， IC（Integrated Circuit）廠用的矽晶片即為矽晶體，因為整片的矽晶片是單一完整的晶體，故又稱為單晶體。光刻 Ⅸ 引線孔光刻（反刻 AL）。光刻 Ⅷ 引線孔光刻。長 PSG（磷硅玻璃）。光 Ⅶ N管場區(qū)光刻， N管場區(qū)注入，形成 NMOS的源、漏區(qū)及 N+保護環(huán)。形成PMOS管的源、漏區(qū)及 P+保護環(huán)。光 Ⅴ 多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 9。光 Ⅳ p管場區(qū)光刻， p管場區(qū)注入， 調(diào)節(jié) PMOS管的開啟電壓，生長多晶硅。光 IIIN管場區(qū)光刻，刻出 N管場區(qū)注入孔； N管場區(qū)注入。光 IIIN管場區(qū)光刻， N管場區(qū)注入，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。去除 SiO2， 長薄氧，長 Si3N4NSiPSi3N4CMOS集成電路工藝以 P阱硅柵 CMOS為例? 4。光刻 I阱區(qū)光刻，刻出阱區(qū)注入孔 NSi NSiSiO2CMOS集成電路工藝以 P阱硅柵 CMOS為例? 2。氧化TepiXjc+Xmc+TBLup+tepioxSiO2N+BLPSUBNepiN+BL第二次光刻 — P+隔離擴散孔? 在襯底上形成孤立的外延層島 ,實現(xiàn)元件的隔離 .SiO2N+BLPSUBNepiN+BLNepiP+ P+P+涂膠 — 烘烤 掩膜（曝光） 顯影 堅膜 — 蝕刻 — 清洗— 去膜 清洗 —P+ 擴散 (B)第三次光刻 — P型基區(qū)擴散孔決定 NPN管的基區(qū)擴散位置范圍SiO2N+BLPSUBNepiN+BLP+ P+P+P P去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 基區(qū)擴散 (B)第四次光刻 — N+發(fā)射區(qū)擴散孔? 集電極和 N型電阻的接觸孔 ,以及外延層的反偏孔。 與襯底晶格匹配好，以減小應(yīng)力涂膠 — 烘烤 掩膜（曝光） 顯影 堅膜 — 蝕刻 — 清洗— 去膜 清洗 —N+ 擴散 (P)外延層淀積1。 雜質(zhì)固濃度大2。減小集電極串聯(lián)電阻? 2。經(jīng)研磨、拋光、切片后，即成半導體之原料 硅晶棒，約需 一支 85公分長，重 一般晶圓制造廠，將多晶硅融解 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 ? 超凈間：潔凈等級主要由 微塵顆粒數(shù) /m3 I級 35 3 1 NA10 級 350 75 30 10 NA100級 NA 750 300 100 NA1000級 NA NA NA 1000 7半 導體元件制造過程前段（ Front End）制程 前工序 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab）典型的 PN結(jié)隔離的摻金 TTL電路工藝流程一次氧化襯底制備 隱埋層擴散 外延淀積熱氧化隔離光刻隔離擴散再氧化基區(qū)擴散再分布及氧化發(fā)射區(qū)光刻 背面摻金 發(fā)射區(qū)擴散反刻鋁 接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層 中測壓焊塊光刻橫向晶體管刨面圖CB ENPPNPP+ P+PP縱向晶體管刨面圖C B ENPC B ENPN+ p+NPN PNPNPN晶體管刨面圖ALSiO2 BPP+PSUBN+E CN+BLNepiP+P型 Si ρ ? 111晶向 ,偏離 2O~5O晶圓（晶片） 半導體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型 非飽和型TTL I2L ECL/CML半導體制造工藝分類? 一 雙極型 IC的基本制造工藝：? A 在元器件間要做電隔離區(qū)（ PN結(jié)隔離、全介質(zhì)隔離及 PN結(jié)介質(zhì)混合隔離） ECL（不摻金） （非飽和型） 、TTL/DTL （飽和型） 、 STTL （飽和型） B 在元器件間自然隔離 I2L（飽和型）半導體制造工藝分類? 二 MOSIC的基本制造工藝： 根據(jù) 柵工藝分類? A 鋁柵工藝? B 硅 柵工藝? 其他分類1 、（根據(jù)溝道） PMOS、 NMOS、 CMOS2 、（根據(jù)負載元件） E/R、 E/E、 E/D 半導體制造工藝分類? 三 BiCMOS工藝： A 以 CMOS工藝為基礎(chǔ) P阱 N阱 B 以雙極型工藝為基礎(chǔ)雙極型集成電路和 MOS集成電路優(yōu)缺點雙極型集成電路中等速度、驅(qū)動能力強、模擬精度高、功耗比較大CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。然後晶圓將依晶粒 稱之為晶圓針測制程（ Wafer而不合格的的晶粒將會被標上記號（Ink我們稱之為晶方或是晶粒（ Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓 二、晶圓針測制程 ? 經(jīng)過 Wafer含塵（ Particle）均需控制的無塵室（ CleanRoom），雖然詳細的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適 半導體制造工藝流程半導體相關(guān)知識? 本征材料：純硅 910個 9 ? N型硅： 摻入 V族元素 磷 P、砷 As、銻Sb? P型硅： 摻入 III族元素 — 鎵 Ga、硼 B? PN結(jié)：NP +++++半 導體元件制造過程可分為? 前段（ Front End）制程 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab）、 晶圓針測制程（ Wafer Probe）；? 後段（ Back End） 構(gòu)裝（ Packaging）、測試制程（ Initial Test and Final Test）一、晶圓處理制程 ? 晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復雜且資金投入最多的過程 ，以微處理器（ Microprocessor）為例，其所需處理步驟可達 數(shù)百道 ，而其所需加工機臺先進且昂貴，動輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與 當?shù)那逑矗?Cleaning）之後，接著進行氧化（ Oxidation）及沈積，最後進行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。Fab之制程後，晶圓上即形成一格格的小格 上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會一一經(jīng)過針測（ Probe）儀器以測試其電氣特性， Dot），此程序即 Probe）。為單位分割成一粒粒獨立的晶粒 三、 IC構(gòu)裝制程 ?IC構(gòu)裝製程（ Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路? 目的：是為了製造出所生產(chǎn)的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。電流驅(qū)動能力低半導體制造環(huán)境要求? 主要污染源：微塵顆粒、中金屬