【正文】 到了設(shè)定時間。 當(dāng) ALARBUTTON 為高電平時，表示用戶按下 ALARM 鍵。 第二章 FPGA簡介 5 圖 FPGA 設(shè)計(jì)流程圖系統(tǒng)劃分 ① 編譯器 ③ 代碼級功能仿真 ④ 綜合器 ⑤ 適配前時序仿真 ⑥ 適配器 ⑦ CPLD/FPGA 實(shí)現(xiàn) 適配后仿真模型 ⑧ 適配后時序仿真 適配報(bào)告 ⑧ ASIC 實(shí)現(xiàn) VHDL 代碼或圖形方式輸入 ② 仿真綜合庫 器件編程文件 ⑧ 選題背景 6 第三章 數(shù)字鬧鐘整體方案設(shè)計(jì) 7 第三章 數(shù)字鬧鐘 整體方案設(shè) 計(jì) 數(shù)字鬧鐘整體設(shè)計(jì) 1）各個輸入輸出端口 CLK 為外部時鐘信號， RESET 為復(fù)位信號。高層次設(shè)計(jì)只是定義系統(tǒng)的行為特征，可以不涉及實(shí)現(xiàn)工藝，因此還可以在廠家綜合庫的支持下，利用綜合優(yōu)化工具將高層次描述轉(zhuǎn)換成針對某種工藝優(yōu)化的網(wǎng)絡(luò)表，使工藝轉(zhuǎn)化變得輕而易舉。 FPGA 設(shè)計(jì)流程 一般說來，一個比較大的完整的項(xiàng)目應(yīng)該采用層次化的描述方法：分為幾個較大的模塊，定義好各功能模塊之間的接口，然后各個模塊再細(xì)分去具體實(shí)現(xiàn)，這就是 TOP DOWN（自頂向下）的設(shè)計(jì)方法。由于狀態(tài)機(jī)到 HDL 語言有一種標(biāo)準(zhǔn)的對應(yīng)描述方式，所以這種輸入方式最后所能達(dá)到的工作速度和芯片利用率主要取決于綜合軟件；波形描述方式是基于真值表的一種圖形輸入方式，直接描述輸入與輸出的波形關(guān)系。一般大都使用成熟的 IP核和中小規(guī)模 集成電路所搭成的現(xiàn)成電路，整體放到一片可編程邏輯器件的內(nèi)部去，所以硬件工作速度和芯片利用率很高，但是但項(xiàng)目很大的時候，該方法就顯得有些繁瑣；狀態(tài)機(jī)描述主要用來設(shè)計(jì)基于狀態(tài)機(jī)思想的時序電路。 MAX+plusII 圖形輸入方式只支 選題背景 4 持電路原理圖描述和波形描述兩種?？梢苑譃殡娐吩韴D描述，狀態(tài)機(jī)描述和波形描述 3 種形式。用這種方式描述的項(xiàng)目最后所能達(dá)到的性能與設(shè)計(jì)人員的水平、經(jīng)驗(yàn)以及綜合軟件有很大的關(guān)系。具體的設(shè)計(jì)輸入方式有以下幾種： 語言方式。 CPLD/FPGA 軟件設(shè)計(jì)可分為兩大塊：編程語言和編程工具。這 3種可編程 電路是：可編程邏輯模塊（ CLBConfigurable Logic Block） 、輸入 /輸出模塊（ IOBI/O Block）和互連資源（ IR— Interconnect Resource） 。這些優(yōu)點(diǎn)使得 CPLA/FPGA技術(shù)在 20世紀(jì) 90年代以后得到飛速的發(fā)展，同時也大大推動了 EDA軟件和硬件描述語言 HDL 的進(jìn)步。通過軟件仿真可以事先驗(yàn)證設(shè)計(jì)的正確性，在 PCB 完成以后，利用 CPLD/FPGA的在線修改功能，隨時修改設(shè)計(jì)而不必改動硬件電路。 CPLD/PGFA 幾乎能完成任何數(shù)字器件的功能，上至高性能 CPU，下至簡單的 74 電路。 EDA 技術(shù)正是為了適應(yīng)現(xiàn)代電子技術(shù)的要求，吸收眾多學(xué)科最新科技成果而形成的一門新技術(shù)。 當(dāng)今電子產(chǎn)品正向功能多元化 ,體積最小化 ,功耗最低化的方向發(fā)展。隨著計(jì)算機(jī)、集成電路和電子設(shè)計(jì)技術(shù)的高速發(fā)展， EDA技術(shù)已經(jīng)滲透到百姓生活的各個角落，日益成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。 課題相關(guān)技術(shù)應(yīng)用 EDA 技術(shù)和硬件描述語言 VHDL 的基礎(chǔ)知識，通過對工程實(shí)例的系統(tǒng)分析、程序設(shè)計(jì)和仿真，深入細(xì)致地討論了它們在數(shù)字系統(tǒng)設(shè)計(jì)中的廣泛應(yīng)用。 (2)鬧鐘功能：如果當(dāng)前時間與設(shè)置的鬧鐘時間相同，則揚(yáng)聲器發(fā)出一段音樂，并維持一分鐘。 鬧鐘總體系統(tǒng)包括如下幾步分組成：用于鍵盤輸入預(yù)置數(shù)字的鍵盤緩沖 器；用于時鐘計(jì)數(shù)的計(jì)數(shù)器；用于保存鬧鐘時間的鬧鐘寄存器；用于顯示的七段數(shù)碼顯示器及控制以上各個部分協(xié)同工作的鬧鐘控制器。仿真和驗(yàn)證的結(jié)果表明，該設(shè)計(jì)方法切實(shí)可行，該數(shù)字鬧鐘 可以實(shí)現(xiàn)調(diào)時定時鬧鐘播放音樂功能具有一定的實(shí)際應(yīng)用性。本文介紹了基于 VHDL 硬件描述語言設(shè)計(jì)的多功能數(shù)字鬧鐘的思路和技巧。摘 要 I 摘 要 隨著 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入， EDA技術(shù)在電子信息、通信、自動控制及計(jì)算機(jī)應(yīng)用領(lǐng)域的重要性日益突出。 EDA 技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在 EDA 工具軟件平臺上，對以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動地完成邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。在 Quartus 11 開發(fā)環(huán)境中編譯和仿真了所設(shè)計(jì)的程序，并逐一調(diào)試驗(yàn)證程序的運(yùn)行狀況。 關(guān)鍵詞 ： 鬧鐘 FPGA VHDL II 目 錄 III 目 錄 摘 要 ............................................................................................................................. I 目 錄 ...........................................................................................................................III 第一章 選題背景 ........................................................................................................... 1 選題研究內(nèi)容 ....................................................................................................... 1 課題研究功能 ....................................................................................................... 1 課題相關(guān) 技術(shù)應(yīng)用 ............................................................................................... 1 第二章 FPGA 簡介 .................................................................................................... 3 FPGA 概述 ............................................................................................................ 3 FPGA 基本結(jié)構(gòu) .............................................................................................. 3 FPGA 編程原理 .................................................................................................... 3 FPGA 設(shè)計(jì)流程 .................................................................................................... 4 第三章 數(shù)字鬧鐘整體方案設(shè)計(jì) ................................................................................. 7 數(shù)字鬧鐘整體設(shè)計(jì) .................................................................................................. 7 數(shù)字鬧鐘各部分作用 ............................................................................................ 7 數(shù)字鐘的工作原理 ............................................................................................... 7 第四章 模塊電路設(shè)計(jì) ................................................................................................. 9 模塊電路圖設(shè)計(jì) ................................................................................................... 9 各模塊電路設(shè)計(jì) ................................................................................................... 9 第五章 實(shí) 驗(yàn)結(jié)果 ......................................................................................................... 16 實(shí)驗(yàn)概述 ............................................................................................................. 16 實(shí)驗(yàn)仿真結(jié)果 ..................................................................................................... 16 第六章 總結(jié)與展望 ................................................................................................... 18 研究結(jié)論 ................................................................................................................... 18 研究展望 ................................................................................................................... 18 致 謝 ........................................................................................................................... 20 參考文獻(xiàn) ....................................................................................................................... 22 附錄 1 部分模塊代碼 .................................................................................................. 24 附錄 2 動態(tài)掃描模塊程序 .......................................................................................... 33 目 錄 IV 第一章 選題背景 1 第一章 選題背景 選題研究內(nèi)容 設(shè)計(jì)一個 24 小時的鬧鐘，該鬧鐘由顯示屏、數(shù) 字鍵、 TIME 鍵、 ALARM 鍵、揚(yáng)聲器組成。 課題 研究功能 (1)計(jì)時功能：這是本計(jì)時器設(shè)計(jì)的基本功能，可進(jìn)行時、分、秒計(jì)時，并顯示。 (3) 調(diào)時調(diào)分調(diào)鬧鐘功能：當(dāng)需要校時或者要重新設(shè)置鬧鐘的時間時，可通過實(shí)驗(yàn)箱上的按鍵控制。電子設(shè)計(jì)自動化 (Electronic Design Auto