基于fpga的寬帶功放設(shè)計-展示頁
2025-07-01 01:03本頁面
【正文】 GA 不斷在爭奪 ASIC的市場份額。先進的 ASIC 生產(chǎn)工藝已經(jīng)被用于 FPGA 生產(chǎn)，越來越豐富的處理器內(nèi)核被嵌入到高端的 FPGA 芯片中，基于 FPGA 的開發(fā)成為一項系統(tǒng)級設(shè)計工程。本文首先介紹了 FPGA 技術(shù)及 Altera Stratix FPGA，寬帶功放的基本原理、基本特性，并設(shè)計了一個寬帶功放電路，根據(jù)其幅頻特性曲線，得出設(shè)計一個基于 FPGA 的數(shù)字濾波器對其進行補償?shù)膬?yōu)化方案。關(guān)鍵詞：FPGA，寬帶功放，F(xiàn)IR 數(shù)字濾波器本科畢業(yè)設(shè)計論文IIABSTRACTFPGA technology is in rapid development period,the scale of the new chip is increasing,while the cost is more and more lower, lowend FPGA has gradually replaced the traditional digital devices, highend FPGA is fighting for market share of ASIC. Advanced ASIC production technology has been used for FPGA, more and more rich processor core is embedded into the highend FPGA chip, FPGAbased development is being a systemlevel design.In this paper, a broadband power amplifier based on FPGA is designed, and optimize it by FPGA technology in order to achieve the basic flat amplitudefrequency characteristics in the band.This paper introduces the FPGA technology and the Altera Stratix FPGA, the basic principles, the basic characteristics of a broadband amplifier, then design of a broadband amplifier circuit, and according to their amplitudefrequency characteristic curve, drawn to a optimization program that to adesign a digital filter based on FPGA for its pensation. Then design a FIR digital filter in the tool of MATLAB by FDATool and SimulinkDSP, simulate and verificate in QUARTUS II, and obtain the final design result.KEY WORDS: FPGA, broadband power amplifier, FIR digital filter本科畢業(yè)設(shè)計論文III目 錄第一章 緒論……………………………………………………………………………………4 課題的背景…………………………………………………………………4 論文的主要目標和工作 論文的組織和結(jié)構(gòu)第二章 FPGA 技術(shù)及 Altera Stratix FPGA……………………………………………6 引言……………………………………………………………………6 可變成邏輯器件簡介……………………………………………………7 FPGA 設(shè)計流程 Altera Stratix 產(chǎn)品 Stratix 系列產(chǎn)品 Stratix 的平面布局第三章 DSP buileer 和 Simulink 簡介 引言 Simulink 概述 DSP builder 簡介 DSPbuilder 典型設(shè)計流程 一個簡單的建模實例第四章 寬帶功放的設(shè)計與仿真 寬帶功率放大器的結(jié)構(gòu)與原理 寬帶功率放大器的指標分析 工作頻帶寬度 增益平坦度與起伏斜率本科畢業(yè)設(shè)計論文IV 駐波比與反射耗損 LDMOS 有耗匹配式放大器的結(jié)構(gòu) NE5532 和 LM1875 簡介 寬帶攻率放大器的仿真 寬帶功率放大器的電路圖 仿真與結(jié)果 結(jié)果分析與優(yōu)化方案第五章 FIR 數(shù)字濾波器的原理及結(jié)構(gòu) 數(shù)字濾波器概述 FIR 濾波器的主要優(yōu)缺點 FIR 濾波器的主要結(jié)構(gòu) FIR 濾波器的設(shè)計流程第六章 FIR 數(shù)字濾波器設(shè)計與系統(tǒng)優(yōu)化結(jié)果 MATLABFDATOOL 設(shè)計與分析 SimulinkDSP builder 建模與仿真 系統(tǒng)優(yōu)化結(jié)果第七章 論文總結(jié)參考文獻………………………………………………………………………………………63致 謝……………………………………………………………………………………………44畢業(yè)設(shè)計小結(jié)…………………………………………………………………………………7附 錄……………………………………………………………………………………………96本科畢業(yè)設(shè)計論文V第一章 緒論寬帶功率放大器的應(yīng)用開始從軍用向民用擴展，目前在無線通信、移動電話、衛(wèi)星通信網(wǎng)、全球定位系統(tǒng)(GPS)、直播衛(wèi)星接收(DBS)、ITS 通信技術(shù)及毫米波自動防撞系統(tǒng)等領(lǐng)域有著廣闊的應(yīng)用前景，在光傳輸系統(tǒng)中，寬帶功率放大器也同樣占有重要地位。在設(shè)計上傳統(tǒng)窄帶放大器的端口匹配，一般是按照低噪聲或者共扼匹配來設(shè)計的，以此獲得低噪聲放大器或者最大的輸出功率。正因為如此，寬帶放大器的匹配電路設(shè)計方法也與窄帶放大器有所不同，寬頻帶放大器電路結(jié)構(gòu)主要可以分為以下幾種： 平衡式放大器；反饋式放大器；分布式放大器；有耗匹配式放大器；有源匹配式放大器；達靈頓對結(jié)構(gòu)。第一章介紹了寬帶功放的發(fā)展和地位以及其應(yīng)用，并闡述了本論文的目標和工作。第六章用 Simulink/DSP builder 建立了一個優(yōu)化方案中所要求的數(shù)字濾波器，并進行了仿真與驗證，并得出了最終系統(tǒng)達到的目標。與傳統(tǒng)電路設(shè)計相比，CPLD 具有功能強大，開發(fā)過程投資少、周期短、可反復(fù)編程修改、保密性能好、開發(fā)工具智能化等特點，特別是隨著電子工藝的不斷改進，低成本的 FPGA/CPLD 器件的性能不斷提升，另一方面集成電路技術(shù)飛速發(fā)展，最新的工藝水平由 90nm 發(fā)展到 65nm，現(xiàn)在 45nm 工藝也開始應(yīng)用，而一般 ASIC 的留片費用的增長速度非常驚人，并且 ASIC 開發(fā)周期相對校長，這一切促使 FPGA/CPLD 成為當(dāng)今硬件設(shè)計的首選方式之一。本章主要討論 FPGA 技術(shù)，并重點介紹 Altera Stratix 系列 FPGA 芯片。它的基本設(shè)計方法是借助于 EDA 軟件，用原理圖、狀態(tài)機、布爾表達式、硬件描述語言等方法，生成相應(yīng)的目標文件，最后再由編程器或下載電纜，下載到目標器件中去。[9]上世紀 80 年代中
試題試卷相關(guān)推薦
鄂ICP備17016276號-1