【正文】 諧波后的波形上升邊沿，紅色是基頻+3次諧波+5次諧波+7次諧波后的上升邊沿，黑色的是一直疊加到217次諧波后的波形上升邊沿?，F(xiàn)在我們看看疊加不同頻譜成分對上升沿的影響。圖2上面的實驗非常有助于我們理解方波波形的本質特征，理想的方波信號包含了無窮多的諧波分量，可以說帶寬是無限的。已經(jīng)非常近似方波了，不用關心角上的那些毛刺，那是著名的吉博斯現(xiàn)象，這種仿真必然會有的，但不影響對問題的理解。圖1因此如果疊加足夠多的諧波，我們就可以近似的合成出方波。左下角是基頻+3次諧波+5次諧波的波形，右下角是基頻+3次諧波+5次諧波+7次諧波的波形。3次諧波的頻率為300MHz，5次諧波的頻率為500MHz，以此類推，高次諧波都是100MHz的整數(shù)倍。拋開枯燥的理論分析，我們用實驗來直觀的分析方波中的頻率成分，看看不同頻率的正弦信號是如何疊加成為方波的。方波的上升邊沿非常陡峭，根據(jù)傅立葉分析，任何信號都可以分解成一系列不同頻率的正弦信號，方波中包含了非常豐富的頻譜成分。信號完整性研究：信號上升時間與帶寬在前文中我提到過，要重視信號上升時間，很多信號完整性問題都是由信號上升時間短引起的?；ミB線必須作為傳輸線來對待，從而產(chǎn)生了很多以前沒有的問題。隨著信號上升時間的減小，反射、串擾、軌道塌陷、電磁輻射、地彈等問題變得更嚴重，噪聲問題更難于解決，上一代產(chǎn)品中設計方案在這一代產(chǎn)品中可能不適用了。沒有必要精確定義這個范圍標準，也沒有實際意義。好了，只要了解這些就夠了。對于同一種波形，自然2080上升時間要更短。另一種是2080上升時間，即信號從高電平的20%上升到80%所經(jīng)歷的時間。業(yè)界對它的定義尚未統(tǒng)一，最好的辦法就是跟隨上游的芯片廠商的定義，畢竟這些巨頭有話語權。信號完整性研究：重視信號上升時間信號的上升時間，對于理解信號完整性問題至關重要，高速pcb設計中的絕大多數(shù)問題都和它有關，你必須對他足夠重視。好了，廢話就不多說了。要想學好信號完整性，你需要有一定的精力投入，但可以告訴你，只要掌握學習方法，其實不難?？傊?，信號完整性問題涉及的知識較多，是一個跨學科的知識體系。而其他的電磁干擾，電磁兼容等則是另外一個系統(tǒng)工程?？赡苣銜杏X，這么多不確定的因素，還怎么在最初設計的時候考慮信號完整性問題？嗯，沒問題的，其實對于所有影響信號質量的因素，你都可以通過一定的設計技術來控制。什么時候會碰到信號完整性問題也不是可以硬性的劃一道線來區(qū)分，一句話，要根據(jù)你的實際情況來定。最終的原則只有一個：通過信號完整性設計、電源完整完整性設計等手段，將總的信號畸變控制在一定范圍內，保證電路板正常穩(wěn)定工作。由于電路存在噪聲，電源也有波紋，這些最終都會迭加到信號波形上，所以你計算波紋幅度的時候要考慮這些因素，而這些因素和你的電路板其他部分設計有關。對于高電平來說，震蕩的低谷部分可能會沖到2v以下，此時電路處于不定態(tài)，可能引起電路誤動作。這是一個受反射影響的方波數(shù)字信號，波形的畸變僅僅是反射的結果，沒有迭加其他噪聲。是不是聽起來很晦澀！確實，要說清楚這個問題并不容易，因為牽扯到了太多的因素在內。對于模擬信號，相對比較敏感，容忍度較小，至于能容忍多大的畸變，和系統(tǒng)噪聲，器件非線性特性，電源質量等等有關。對于數(shù)字信號而言，對畸變的容忍度較大。那么這里又會出現(xiàn)另一個問題，波形畸變多大，會對電路板功能產(chǎn)生影響。系統(tǒng)頻率（芯片內部主頻以及外部頻率）、電磁干擾、電源波紋噪聲，數(shù)字器件開關噪聲、系統(tǒng)熱噪聲等都會對信號產(chǎn)生影響，頻率并不具有特殊的地位，你不能把所有的注意力都放在頻率這個因素上。信號完整性最原始的含義應該是：信號是否能保持其應該具有的波形。如果你不是很理解，可以到于博士信號完整性研究網(wǎng)學習。產(chǎn)生信號完整性的原因很多，頻率（值得推敲，暫且借用提問者的說法）只不過是其中的一個而已，怎么能單單用頻率來強行地劃分界線！順便說一句，很多人說頻率的影響，其實這個詞很值得推敲。如果必須有一個答案的話，我想答案應該是：只要信號畸變到了無法容忍的程度就要考慮信號完整性問題。對這一論點，我不敢茍同。說實話，這個問題很難回答，或者說他們這種問法很難回答。他們通常的說法是：高速電路中會有問題，可是什么情況下必須進行專門的信號完整性設計？后來在產(chǎn)品開發(fā)過程中，朋友、同事經(jīng)常向我提出這一問題。早一天接觸，早一天受益。信號完整性問題涉及面比較廣，這里只是簡單介紹幾種現(xiàn)象，希望這篇文章能讓你對信號完整性有個初步的認識。但同時控制噪聲越來越難，因為高性能處理器對電源系統(tǒng)的苛刻要求，構建更低阻抗的電源分配系統(tǒng)變得越來越困難。軌道塌陷有時會產(chǎn)生致命的問題，很可能影響你的電路板的功能。我們知道，電源和地之間電流流經(jīng)路徑上不可避免存在阻抗，除非你能讓電路板上的所有東西都變成超導體。更深入的討論，我會在后續(xù)文章中陸續(xù)推出，如果你感興趣，可以常來于博士信號完整性研究網(wǎng)，關注博士講壇欄目。當然，距離最容易控制，也是最常用的解決串擾的方法，但不是唯一方法。對于受到串擾的信號線，鄰近信號的干擾對他來說就相當于噪聲。當然，被串擾影響的信號線上的波形不一定和鄰近信號波形相似，也不一定有明顯的規(guī)律，更多的是表現(xiàn)為噪聲形式。這時你測量一下與它鄰近的信號線，看看是不是有某種相似的規(guī)律！對，如果兩根信號線靠的很近的話，通常會的。這個解決方法叫阻抗匹配，奧，對了，一定要注意阻抗匹配，阻抗在信號完整性問題中占據(jù)著極其重要的地位。其實這個小電阻的作用就是為了解決信號反射問題。 很多硬件工程師都會在時鐘輸出信號上串接一個小電阻，至于為什么，他們中很多人都說不清楚，他們會說，很多成熟設計上都有，照著做的。如果有，那么你該對信號完整性問題有個感性的認識了，對，這就是一種信號完整性問題。 反射：圖1顯示了信號反射引起的波形畸變。下面談談幾種常見的信號完整性問題。信號完整性問題的根源在于信號上升時間的減小。主要表現(xiàn)在對時序的影響、信號振鈴、信號反射、近端串擾、遠端串擾、開關噪聲、非單調性、地彈、電源反彈、衰減、容性負載、電磁輻射、電磁干擾等。因此系統(tǒng)能容忍的噪聲余量越來越小，這也使得信號完整性問題更加突出。但在今天的高速時代，隨著IC輸出開關速度的提高，很多都在皮秒級，不管信號周期如何，幾乎所有設計都遇到了信號完整性問題。在過去的低速時代，電平跳變時信號上升時間較長，通常幾個ns。信號完整性研究：什么是信號完整性?如果你發(fā)現(xiàn)，以前低速時代積累的設計經(jīng)驗現(xiàn)在似乎都不靈了，同樣的設計，以前沒問題，可是現(xiàn)在卻無法工作，那么恭喜你，你碰到了硬件設計中最核心的問題：信號完整性。早一天遇到，對你來說是好事。器件間的互連線不至于影響電路的功能，沒必要關心信號完整性問題。另外，對低功耗追求使得內核電壓越來越低。廣義上講，信號完整性是指在電路設計中互連線引起的所有問題，它主要研究互連線的電氣特性參數(shù)與數(shù)字信號的電壓電流波形相互作用后，如何影響到產(chǎn)品性能的問題。即使布線拓撲結構沒有變化，如果采用了信號上升時間很小的IC芯片，現(xiàn)有設計也將處于臨界狀態(tài)或者停止工作?？雌饋砭拖裾疋?，拿出你制作的電路板，測一測各種信號，比如時鐘輸出或是高速數(shù)據(jù)線輸出，看看是不是存在這種波形。圖片1或許你知道，可是確實很多人說不清這個小小電阻的作用，包括很多有了三四年經(jīng)驗的硬件工程師，很驚訝么?可這確實是事實，我碰到過很多。而且隨著電阻的加大，振鈴會消失，但你會發(fā)現(xiàn)信號上升沿不再那么陡峭了。串擾：如果足夠細心你會發(fā)現(xiàn)，有時對于某根信號線，從功能上來說并沒有輸出信號，但測量時，會有幅度很小的規(guī)則波形，就像有信號輸出。這就是串擾。串擾在當今的高密度電路板中一直是個讓人頭疼的問題，由于布線空間小，信號必然靠得很近，因此你比須面對它，只能控制但無法消除。串擾大小和電路板上的很多因素有關，并不是僅僅因為兩根信號線間的距離。這也是很多工程師容易誤解的地方。軌道塌陷：噪聲不僅存在于信號網(wǎng)絡中，電源分配系統(tǒng)也存在。那么，當電流變化時，不可避免產(chǎn)生壓降，因此，真正送到芯片電源管腳上的電壓會減小，有時減小得很厲害，就像電壓突然產(chǎn)生了塌陷，這就是軌道塌陷。高性能處理器集成的門數(shù)越來越多，開關速度也越來越快，在更短的時間內消耗更多的開關電流，可以容忍的噪聲變得越來越小。你可能注意到了，又是阻抗，理解阻抗是理解信號完整性問題的關鍵。信號完整性，將是每個硬件工程師的必修課。信號完整性研究：何時會遇到信號完整性問題多年前，在我開始研究信號完整性問題時也曾經(jīng)有過這樣的疑問，隨著對信號完整性理解的深入，便沒有再仔細考慮。有些公司制作復雜電路板時，硬件總也調不通，于是找到我，當我解決了問題，并告訴他們，原因就在于沒有處理好信號完整性設計，負責開發(fā)的硬件工程師也會提出同樣的問題。 不斷的有人問我，我不得不作更深入的思考。他們的意思可以解釋為，速度高了就要考慮信號完整性，低速板不存在這個問題，那總要有個臨界頻率，這個頻率是多少？有人曾提出過這樣的論點，當外部總線頻率超過80MHz時，就要進行專門的分析設計，低于這一頻率，不用考慮信號完整性問題。仔細分析，他們這種問法的背后是對信號完整性的一種誤解。呵呵，看起來像是在胡說八道，不過這確實是能找到的最好的答案了。要想弄清這個問題，必須先了解信號完整性的實質到底是什么。頻率到底指的是哪個部分的頻率？電路板上有主時鐘頻率，芯片內部主頻，外部總線帶寬，數(shù)字信號波形帶寬，電磁輻射頻率，影響信號完整性的頻率到底指的是哪一個？問題根源在于信號上升時間。很多因素都會導致信號波形的畸變，如果畸變較小，對于電路板不會產(chǎn)生影響，可是如果畸變很大，就可能影響電路的功能。這沒有確定統(tǒng)一的指標，和具體應用以及電路板的其他電氣指標有關。能有多大的容忍度，還要考慮電路板上的電源系統(tǒng)供電電壓波紋有多大，系統(tǒng)的噪聲余量有多