【正文】 。由于FPGA內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的RAM、PLL或者是DLL，專用的Hard IP Core等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單科學(xué)的方法是用器件的Register或LUT的數(shù)量衡量。一般來說，比較經(jīng)典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。FPGA內(nèi)部寄存器可配置為帶同步/異步復(fù)位和置位、時鐘使能的觸發(fā)器，也可以配置成為鎖存器。可編程I/O單元 嵌入式RAM 基本可編程邏輯單元 內(nèi)嵌專用內(nèi)核 底層嵌入 功能單元 布線資源圖21 FPGA的基本結(jié)構(gòu)每個單元簡介如下： 1．可編程輸入/輸出單元（I/O單元）目前大多數(shù)FPGA的I/O單元被設(shè)計為可編程模式，即通過軟件的靈活配置，可適應(yīng)不同的電器標(biāo)準(zhǔn)與I/O物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動電流的大小等。在這20多年的發(fā)展過程中，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人發(fā)展：FPGA從最初的1200個可利用門，發(fā)展到20世紀(jì)90年代的25萬個可利用門，進入2000年以后，國際上著名的FPGA廠商Altera公司和Xilinx公司相繼推出了數(shù)百萬個可利用門的單片F(xiàn)PGA芯片，將FPGA的集成度提高到了一個新的水平。最后，結(jié)合此次設(shè)計的親身經(jīng)歷，對FPGA技術(shù)進行簡單的總結(jié)。 本文首先介紹了FPGA相關(guān)的背景知識以及FPGA的基本結(jié)構(gòu)和工作原理，闡述了數(shù)字系統(tǒng)的構(gòu)造方法和流程，從而為應(yīng)用FPGA構(gòu)建數(shù)字系統(tǒng)打下基礎(chǔ)。IP核心包括從復(fù)雜數(shù)字信號處理算法和存儲器控制器直到總線接口和成熟的軟件微處理器在內(nèi)的一切。MHz，成本低至不到10美元，并且還提供了更高水平的集成特性，如處理器和存儲器。過去的FPGA也相對較貴，當(dāng)時最先進的FPGA器件大約要150美元。例如，僅僅數(shù)年前，最大規(guī)模的FPGA器件也僅僅為數(shù)萬系統(tǒng)門，工作在40先進的工藝技術(shù)在一系列關(guān)鍵領(lǐng)域為PLD提供了幫助：更快的性能、集成更多功能、降低功耗和成本等。能夠?qū)崿F(xiàn)這一點的重要原因之一是像賽靈思這樣的PLD供應(yīng)商是“無晶圓制造廠”企業(yè)，并不直接擁有芯片制造工廠，賽靈思將芯片制造工作外包給聯(lián)華電子（UMC）和東芝，他們是芯片制造行業(yè)的領(lǐng)導(dǎo)廠商。9．一般情況下, FPGA的功耗要比CPLD大,且集成度越高越明顯[5]。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。CPLD又可分為在編程器上編程和在系統(tǒng)編程兩類。這是由于FPGA是門級編程,并且CLB之間采用分布式互聯(lián),而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。而FPGA的編程信息需存放在外部存儲器上,使用方法復(fù)雜。5．CPLD比FPGA使用起來更方便。 FPGA可在邏輯門下編程,而CPLD是在邏輯塊下編程。3．在編程上FPGA比CPLD具有更大的靈活性。換句話說, FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。系列）需要的功耗極低，并且價格低廉，從而使其對于成本敏感的、電池供電的便攜式應(yīng)用（如移動電話和數(shù)字手持助理）非常理想[4]。而且CPLD器件（如Xilinx最高約1萬門。 與此相比，CPLD提供的邏輯資源少得多FPGA被應(yīng)用于范圍廣泛的領(lǐng)域中，從數(shù)據(jù)處理和存儲直到儀器儀表、電信和數(shù)字信號處理。Power系列中的部分器件，可提供八百萬“系統(tǒng)門”（相對邏輯密度）。現(xiàn)在最新的FPGA器件，如Xilinx 5．FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 3．FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。Block）和內(nèi)部連線（Interconnect）三個部分。Block）、輸出輸入模塊IOB（InputArray）這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable在這兩類可編程邏輯器件中，F(xiàn)PGA采用了邏輯單元陣列LCA（Logic事實上，由于有了可編程邏輯器件，一些設(shè)備制造商現(xiàn)在正在嘗試為已經(jīng)安裝在現(xiàn)場的產(chǎn)品增加新功能或者進行升級。 5．采用固定邏輯器件的客戶經(jīng)常會面臨需要廢棄的過量庫存，而當(dāng)對其產(chǎn)品的需求高漲時，他們又可能為器件短缺（供貨不足）所苦，并且不得不面對生產(chǎn)延遲的現(xiàn)實。PLD供應(yīng)商在設(shè)計其可編程器件時已經(jīng)支付了這些成本，并且可通過PLD產(chǎn)品線延續(xù)多年的生命期來分?jǐn)傔@些成本。 2．PLD不需要漫長的前導(dǎo)時間來制造原型或正式產(chǎn)品 然而，可編程邏輯器件提供了一些優(yōu)于固定邏輯器件的重要優(yōu)點，包括：1．PLD在設(shè)計過程中為客戶提供了更大的靈活性，因為對于PLD來說，設(shè)計反復(fù)只需要簡單地改變編程文件就可以了，而且設(shè)計改變的結(jié)果可立即在工作器件中看到。對一些需要極高性能的應(yīng)用，固定邏輯也可能是最佳的選擇。 固定邏輯器件和PLD各有自己的優(yōu)點。在PAL的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯GAL (Generic Array Logic)，如GAL16V8，GAL22V10 等。 PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。PAL器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。 圖11 PLD的基本框圖這一階段的產(chǎn)品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。其后，出現(xiàn)了一類在結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可擦除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。 對于可編程邏輯器件，設(shè)計人員可利用價格低廉的軟件工具快速開發(fā)、仿真和測試其設(shè)計。NRE代表在固定邏輯器件最終從芯片制造廠制造出來以前客戶需要投入的所有成本，這些成本包括工程資源、昂貴的軟件設(shè)計工具、用來制造芯片不同金屬層的昂貴光刻掩膜組以及初始原型器件的生產(chǎn)成本。而且，如果器件工作不合適，或者如果應(yīng)用要求發(fā)生了變化，那么就必須開發(fā)全新的設(shè)計。另一方面，可編程邏輯器件(PLD)是能夠為客戶提供范圍廣泛的多種邏輯容量、特性、速度和電壓參數(shù)的標(biāo)準(zhǔn)成品部件，正如其命名一樣，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能邏輯器件提供特定的功能，包括器件與器件間的接口、數(shù)據(jù)通信、信號處理、數(shù)據(jù)顯示、定時和控制操作、以及系統(tǒng)運行所需要的所有其它功能[1]。存儲器用來存儲隨機信息，如數(shù)據(jù)表或數(shù)據(jù)庫的內(nèi)容。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。這種設(shè)計方法，極大地降低了設(shè)計難度，提高了工作效率。設(shè)計者只需依據(jù)電路所要完成的具體邏輯功能，然后設(shè)法用軟件描述出來即可。目前，代表可編程器件發(fā)展潮流的是復(fù)雜可編程邏輯器件(CPLD)和可編程邏輯門陣列(FPGA)。第二代EDA主要以計算機仿真和自動布局布線技術(shù)為核心，與此同時，還引出了以半定制概念為特征的專用集成電路概念。因此工程師們開始進行二維平面圖形的計算機輔助設(shè)計，以解脫復(fù)雜機械的版圖設(shè)計工作，這就產(chǎn)生了第一代EDA工具。在目錄上點右鍵“更新域”，然后“更新整個目錄”。 VHDL。 gave a briefing on the development of VHDL language, VHDL language and other features. The main work is based on the principles and methods, design an electronic clock system to the adoption of the system, embodied in the FPGA data processing of applications. The electronic clock system is fully functional, designed clear ideas. Based on VHDL system procedures, The system is modular in design methods. It includes 8 subsystem design process modules：frequency division system, 60 M counter system, 24 M counter system, Alarm clock settings system, timing system, i60BCD system, i24BCD system, and convert binary into SevenSegment code system. each subroutine have been simulated by EDA tools, with a simulation map. The modules will be the final assembly as a whole the electronic clock.Key words EDA。關(guān)鍵詞 電子設(shè)計自動化；現(xiàn)場可編程門陣列；硬件描述語言；電子鐘Digital Electronic Clock Design Based on Technology of FPGAAbstractWith the rapid development of electronic technology, modern electronic products have infiltrated into various fields of the society, and have effectively promoted the development of social productive forces and social information, also increased. In modern electronic technology, the programmable logic devices play a key role. Field programmable gate arrays (FPGA), a new type of programmable device, is developing rapidly recent years. It introduced the concept of flexible programmable logic, which can realize highspeed digital signal processing conveniently. It broke through the parallel processing, water levels of restrictions, has repeatedly programmable capacity to effectively use the onchip resources, coupled with efficient hardware description language VHDL, so as to design digital systems conveniently. This article introduces a system of the basic structure of the FPGA, the basic principle of features and applications。系統(tǒng)設(shè)計包含8個子程序模塊：分頻組件、六十進制計數(shù)器組件、二十四進制計數(shù)器組件、鬧鐘設(shè)定組件、校時組件、i60BCD組件、i24BCD組件、以及二進制轉(zhuǎn)換成七段碼組件。該電子鐘系統(tǒng)功能齊全，設(shè)計思路清晰。本文較系統(tǒng)地介紹了FPGA的基本結(jié)構(gòu)、基本原理、功能特點及其應(yīng)用；闡述了數(shù)字系統(tǒng)設(shè)計的基本思想及設(shè)計流程，同時，也概述了FPGA在數(shù)字系統(tǒng)設(shè)計中的作用，基于FPGA的數(shù)字系統(tǒng)設(shè)計方法和流程；簡要介紹了VHDL語言的發(fā)展歷程，VHDL語言的功能特點等。現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器，其靈活的可編程邏輯可以方便的實現(xiàn)高速數(shù)字信號處理。xx大學(xué)學(xué)士學(xué)位論文基于FPGA的數(shù)字電子鐘系統(tǒng)設(shè)計摘要隨著電子技術(shù)的飛速發(fā)展，現(xiàn)代電子產(chǎn)品滲透到了社會的各個領(lǐng)域，并有力地推動著社會生產(chǎn)力的發(fā)展和社會信息化程度的提高。在現(xiàn)代電子技術(shù)中，可編程器無疑是扮演著重要角色。它突破了并行處理、流水級數(shù)的限制，具有反復(fù)的可編程能力，從而有效的地利用了片上資源，加上高效的硬件描述語言(VHDL)，從而為數(shù)字系統(tǒng)設(shè)計提供了極大的方便。本文的主要內(nèi)容是根據(jù)上述原理和方法設(shè)計一個電子鐘系統(tǒng)，目的在于通過該系統(tǒng)的功能，體現(xiàn)出FPGA在數(shù)據(jù)處理中的應(yīng)用。系統(tǒng)程序基于VHDL語言，采用模塊化設(shè)計方法。每個子程序均經(jīng)過EDA工具仿真，并附有仿真圖，最后將各模塊組裝為一個整體——電子鐘。 expounded on the basic design of digital systems thinking and design process, at the same time, also outlined the FPGA in the design of digital systems, FPGAbased digital system design methods and processe