freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

verilog設(shè)計(jì)實(shí)例ppt課件-展示頁(yè)

2025-05-14 18:29本頁(yè)面
  

【正文】 ndcase end endmodule [例 3].利用 task和電平敏感 的 always塊設(shè) 計(jì)比較后重組信號(hào)的組合邏輯 . module sort4(ra,rb,rc,rd,a,b,c,d)。 default:out=839。 `bor: out=a|b。 //位運(yùn)算 `band: out=aamp。 always (opcode or a or b) //用電平敏感的 always塊描述//組合邏輯 begin case(opcode) //算術(shù)運(yùn)算 `plus: out=a+b。 input [7:0] a,b。 output [7:0] out。d3 `define unegate 339。d1 `define band 339。 endmodule [例 2]指令譯碼電路的設(shè)計(jì)實(shí)例 ( 利用電平敏感的 always塊來(lái)設(shè)計(jì)組合邏輯 ) //操作碼的宏定義 `define plus 339。 input[7:0] a,b。 output [7:0] sum。西安郵電大學(xué)微電子系 Verilog HDL模塊設(shè)計(jì)實(shí)例 : [例 1] 八位帶進(jìn)位端的加法器的設(shè)計(jì)實(shí)例 ( 利用簡(jiǎn)單的算法描述 ) module adder_8(cout,sum,a,b,cin)。 output cout。 input cin。 assign {cout,sum}=a+b+cin。d0 `define minus 339。d2 `define bor 339。d4 module alu(out,opcode,a,b)。 input [2:0] opcode。 reg [7:0] out。 `minus: out=ab。b。 //單目運(yùn)算 `unegate: out=~a。hx。 parameter t=3。 input [t:0] a, b, c, d。 always (a or b or c or d) //用電平 敏感 的 always塊描述組合邏輯 begin reg [t:0] va, vb, vc, vd。 sort2(va,vc)。 sort2(va,vb)。 sort2(vb,vc)。 end task sort2。 reg [t:0] tmp。 x = y。 end endtask endmodule [例 4]. 比較器的設(shè)計(jì)實(shí)例 ( 利用賦 值語(yǔ)句設(shè)計(jì)組合邏輯 ) module pare(equal,a,b)。 output equal。 assign equal =( a==b) ? 1 : 0。 output [7:0] out。 assign out = 1?b1in。 output [2:0] out。 reg [2:0] out。 out = 0。 i8。 end end end endmodule 編碼器設(shè)計(jì)方案之二: module encoder2 ( none_on, out2, out1, out0, h, g, f, e, d, c, b, a)。 output none_on, out2, out1, out0。 assign outvec= h? 439。b0110 : f? 439。b0100 : d? 439。b0010 : b? 439。b0000 : 439。 assign none_on = outvec[3]。 assign out1 = outvec[1]。 endmodule 編碼器設(shè)計(jì)方案之三: module encoder3 (none_on, out2, out1, out0, h, g,f, e, d, c, b, a)。 output out2, out1, out0。 reg [3:0] outvec。 always ( a or b or c or d or e or f or g or h) begin if(h) outvec=439。 else if(g) outvec=439。 else if(f) outvec=439。 else if(e) outvec=439。 else if(d) outvec=439。 else if(c) outvec=439。 else if(b) outvec=439。 else if(a) outvec=439。 else outvec=439。 end endmodule [例 7]. 多
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1