【正文】 c門來實現(xiàn)，由于不用 oc門可能使灌電流過大，而燒壞邏輯門。異步邏輯是各時鐘之間沒有固定的因果關系。如電路的低功耗，穩(wěn)定，高速如何做到，調運放，布版圖注意的地方等等，一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細（所以別把什么都寫上，精通之類的詞也別用太多了），這個東西各個人就 不一樣了，不好說什么了。（未知） 3DAC和ADC的實現(xiàn)各有哪些方法？（仕蘭微電子） 3A/D電路組成、工作原理。給出電源電壓波形圖，要求繪制終端波形圖。（未知） 如果公司做高頻電子的，可能還要RF知識，調頻，鑒頻鑒相之類，不一一列舉。（華為面試題） 2鎖相環(huán)有哪幾部分組成？（仕蘭微電子） 2鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。 （華為面試題） 2LC正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。（凹凸） 2史密斯特電路，求回差電壓。(Infineon筆試試題) 2電壓源、電流源是集成電路中經常用到的模塊，請畫出你知道的線路結構，簡單描述 其優(yōu)缺點。（未知）1有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件） 1有一時域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90)，當其通過低通、 帶通、高通濾波器后的信號表示方式。(Infineon筆試試題) 1電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。（仕蘭微電子） 1用運算放大器組成一個10倍的放大器。（凹凸）1畫出由運放構成加法、減法、微分、積分運算的電路原理圖。（未知） 給出一差分電路，告訴其輸出電壓Y+和Y，求共模分量和差模分量。（未知） 給出一個查分運放，如何相位補償，并畫補償后的波特圖。（未知） 描述反饋電路的概念，列舉他們的應用。各大公司電子類招聘題目精選 模擬電路基爾霍夫定理的內容是什么？（仕蘭微電子） 平板電容公式(C=εS/4πkd)。（未知） 最基本的如三極管曲線特性。（仕蘭微電子） 負反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負反 饋的優(yōu)點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地擴展放大器的通頻帶，自動調節(jié)作用）（未知） 放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子） 頻率響應，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（凹凸） 基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優(yōu)缺 點，特別是廣泛采用差分結構的原因。（未知） 1畫差放的兩個輸入管。并畫出一個晶體管級的 運放電路。（未知） 1給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點 的rise/fall時間。當RCT時，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知） 1選擇電阻時要考慮什么？（東信筆試題） 1在CMOS電路中，要有一個單管作為開關管精確傳遞模擬低電平，這個單管你會用P管 還是N管，為什么？（仕蘭微電子）給出多個mos管組成的電路求5個點的電壓。（仕蘭微電子）2畫電流偏置的產生電路，并解釋。（華為面試題） 2晶體振蕩器，好像是給出振蕩頻率讓你求周期(應該是單片機的，12分之一周期....)（仕蘭微電子） 2VCO是什么，什么參數(shù)(壓控振蕩器?)（未知） 2求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結構圖。 3一電源和一段傳輸線相連（長度為L，傳輸時間為T），畫出終端處波形，考慮傳輸線 無損耗。（未知） 3微波電路的匹配電阻。（未知） 3實際工作所需要的一些技術知識(面試容易問到)。（未知） 數(shù)字電路同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 什么是同步邏輯和異步邏輯？（漢王筆試） 同步邏輯是時鐘之間有固定的因果關系。 什么是線與邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試） 線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。 什么是Setuptime和hold（未知） 解釋setup和holdviolation，畫圖說明，并說明解決辦法。 time建立時間是指觸發(fā) 器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。 保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。Time)和保持時間（Hold建立時間是指在時鐘邊沿前，數(shù)據(jù)信 號需要保持不變的時間。如果不滿足建立和保持時間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn) metastability的情況。 說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。產生毛刺叫冒險。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。CMOS輸出接到TTL是可以直接互連。 1如何解決亞穩(wěn)態(tài)。當一個觸發(fā)器進入亞 穩(wěn)態(tài)時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩(wěn)定在某個正確的電平 上。 1IC設計中同步復位與（南山之橋） 1MOOREMEELEY狀態(tài)機的特征。（南山之橋） 1給了reg的setup，hold時間，求中間組合邏輯的delay范圍。–組合邏輯電路最大延遲為T2max，最小為T2min。（華為） 1給出某個一般時序電路的圖，有Tsetup，Tdelay，Tckq，還有（威盛VIA上海筆試試題） 1說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。如何改善timing。 （未知） 2邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu) 點），全加器等等。（威盛VIA上海筆試試題） 2化簡F(A，B，C，D)=（威盛） 2pleasetheinverterandcrossP wellitscurveAndexplain operationofandforsegmentthecurve?） 2Toainvertorbalanceandtime，please theofwidthPMOSNMOSexplain? 2為什么一個標準的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子） 2用mos管搭出一個二輸入與非門。drawtransistorschematica2ANDandwhichhasresponseoutputedge.(less time)。） 2畫出NOT，NAND，NOR的符號，真值表，還有transistor（Infineon筆 試）mux（威盛VIA上海筆試試題） 3用一個二選一mux和一個inv實現(xiàn)異或。（科廣試題） 3用邏輯們和cmos電路實現(xiàn)ab+cd。（仕蘭微電子） 3利用4選1實現(xiàn)F(x，y，z)=xz+yz’。 3給出一個簡單的由多個NOT，NAND，NOR組成的原理圖，根據(jù)輸入波形畫出各點波形。XOR（CD），請選用以下邏輯中的一種，并說明為什 么？1）INV3）OR5）NOR（華為） 給出兩個門電路讓你分析異同。（未知） 4用波形表示D觸發(fā)器的功能。（揚智電子筆試） 4用邏輯們畫出D觸發(fā)器。（威盛） 4畫出一種CMOS的D鎖存器的電路圖和版圖。（新太硬件面試） 4簡述latch和filpflop的異同。（未知） 5latch與register的區(qū)別。（華為） 5請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？（漢王筆試） 5怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試） 5Howflipfloparetoby16分頻？ 5用filpflop和logicgate設計一個1位加法器，輸入carryin和currentstage，輸出 carryout和nextstage.（華為） 5實現(xiàn)N位Johnson（南山之橋） 5用你熟悉的設計方式設計一個可預置初值的7進制循環(huán)計數(shù)器，15進制的呢？（仕蘭 微電子） 60、數(shù)字電路設計當然必問Verilog/VHDL，如設計計數(shù)器。NONBLOCKING（南山之橋） 6寫異步D觸發(fā)器的verilog（揚智電子筆試） moduled， inputclk。 input[7:0] outputq。[7:0] always(posedgeorreset) q0。else = endmodule 6用D觸發(fā)器實現(xiàn)2倍分頻的Verilog描述？divide2(reset)。input clk_o。wireoutalways(clkposedgeifreset) = outin。assign= clk_oout。endmodule 6可編程邏輯器件在現(xiàn)代電子設計中越來越重要，請問：a)b)（漢王筆試） PAL，PLD，