【正文】 系主任（簽字）： 20 年 月 日 注：本任務(wù)書(shū)要求一式兩份，一份打印稿交教研室，一份打印稿交學(xué)生，電子稿交系辦。 撰寫論文、準(zhǔn)備答辯材料。 硬件電路設(shè)計(jì)。 三、進(jìn)度表 日 期 內(nèi) 容 2020— 2020 學(xué)年秋 第十五周 第十六周 第十七周 第十八周 第十九周 第二十周 2020— 2020 學(xué)年春 第一周 第二周 查閱、消化資料。 （ 1）畢業(yè)設(shè)計(jì)報(bào)告字?jǐn)?shù) 至 2 萬(wàn)字； （ 2）畫 1 張 1的系統(tǒng)硬件電路圖； （ 3）根據(jù)檢測(cè)參數(shù)要求，設(shè)計(jì)檢測(cè)電路并說(shuō)明設(shè)計(jì)原理。 （ 5）設(shè)計(jì)一個(gè) 6位 系統(tǒng)顯示電路，能循環(huán)顯示測(cè)量值。 測(cè)量范圍： 測(cè)量頻率： 1Hz1MHz （ 1）以可編程邏輯器件為核心； （ 2）設(shè)計(jì)系統(tǒng)主電路； （ 3）設(shè)計(jì)檢測(cè)電路，測(cè)量信號(hào)類型為方波、正弦波。 通過(guò)對(duì)“基于 CPLD 的頻率測(cè)量計(jì)”這一課題的設(shè)計(jì)，使學(xué)生進(jìn)一步 學(xué)習(xí)和掌握電子產(chǎn)品設(shè)計(jì)、微機(jī)控制技術(shù)等綜合知識(shí)的應(yīng)用，進(jìn)行以可編程邏輯器件為控制核心的檢測(cè)系統(tǒng)設(shè)計(jì)，培養(yǎng)理論聯(lián)系實(shí)際的能力，培養(yǎng)解決實(shí)際問(wèn)題的能力。 畢業(yè)設(shè)計(jì)（論文） 題目 基于 CPLD 的頻率測(cè)量計(jì) 系 別 電氣工程系 專 業(yè) 電氣自動(dòng)化 班 級(jí) 電自 102 班 姓 名 朱佩田 學(xué) 號(hào) 202002101257 指導(dǎo)教師（職稱） 秦雯（副教授） 日 期 2020/03/05 畢業(yè)設(shè)計(jì)（論文）任務(wù)書(shū) 電氣工程 系 2020 屆 電氣自動(dòng)化 專業(yè) 畢業(yè)設(shè)計(jì)（論文）題目 基于 CPLD 的頻率測(cè)量計(jì) 校內(nèi)（外）指導(dǎo)教師 職 稱 工作單位及部門 聯(lián)系方式 秦雯 副教授 電氣工程系 18919080646 一、 題目說(shuō)明（目的和意義）： 數(shù)字頻率計(jì)是工程上常用的一種儀表，用于對(duì)信號(hào)源輸出的頻率、周期等參量進(jìn)行測(cè)量。本課題所設(shè)計(jì)的數(shù)字頻率計(jì)可對(duì)方波、正弦波的參量進(jìn)行測(cè)量，要求測(cè)量頻率范圍較大，測(cè)試誤差較高。 二、設(shè)計(jì)（論文）要求（工作量、內(nèi)容）： 以可編程邏輯器件為控制核心，設(shè)計(jì)一個(gè)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。 （ 4）脈沖寬度測(cè)量。 （ 6）設(shè)計(jì)軟件流程框圖并編寫主程序清單。 （ 4）顯示電路有限流電阻的定量分析。 總體方案論證、方案設(shè)計(jì)。 硬件電 路分析、參數(shù)計(jì)算。 撰寫論文。 摘要 本文詳細(xì)論述了硬件電路的組成和單片機(jī)的軟件控制流程。設(shè)計(jì)器件采用 Atmel公司的單片機(jī) AT89C51 和 Altera公司 的 FPGA芯片 MAX7000系列 EPM7128SLC8415。 關(guān)鍵詞：?jiǎn)纹瑱C(jī)； CPLD；頻率計(jì)；測(cè)頻；等精度 Abstract This frequency meter uses CPLD to realize the measuring count of frequency. Single chip puter pletes the test control、 data processing and display output of the essay discusses the pose of hardware circuit and software control flow of single chip puter in detail. Hardware circuit includes key control module、display module, plastic module of input signal、 single chip puter control module and CPLD main control frequency meter adopts single chip puter AT89C51 of Atmel pany and EPM7128SLC8415 of Altera pany. Key control module has 1 function key and 3 time selection key. A chip 74LS165 pletes the key value input. Display module uses eight 74LS165s to realize the serial display of LED. First, the measuring signal amplitude is limited. Second, the single is amplified by two class direct coupling amplifier. Finally, the signal inputs CPLD after it is trimed by Smitter trigger. Standard frequency is 40MHZ. Software program of single chip puter is writed by assembly language. Some of software program is corresponded to every hardware part, the others includ data count and transform. Key Words ： SCM。 Frequency meter。 Equalprecision 1 目錄 第一章 緒論 .................................................................................................................... 2 頻率計(jì)設(shè)計(jì)的目的 .............................................................................................. 2 基 于 CPLD 的頻率計(jì)系統(tǒng)設(shè)計(jì)意義 ...................................................................... 2 數(shù)字頻率計(jì)的發(fā)展 .............................................................................................. 3 第二章 方案論證 ............................................................................................................. 4 系統(tǒng)構(gòu)成框圖 ..................................................................................................... 4 控制核心 ............................................................................................................ 4 顯示部分 ............................................................................................................ 6 鍵盤部分 ............................................................................................................ 6 測(cè)量方法論證 ..................................................................................................... 6 第三章 硬件電路設(shè)計(jì) ...................................................................................................... 8 基于 CPLD 數(shù)字頻率計(jì)的系統(tǒng)框圖 ...................................................................... 8 頻率計(jì)子系統(tǒng)的劃分 ................................................................................. 8 各個(gè)子系統(tǒng)的主要技術(shù)指標(biāo)及其組成 ....................................................... 8 CPLD 介紹 ........................................................................................................... 9 MAX 7000S EPM7128SLC847 型號(hào)的 CPLD 芯片簡(jiǎn) 介 ............................ 9 MAX7000 器件的結(jié)構(gòu)特性 ........................................................................11 測(cè)量電路的設(shè)計(jì) ................................................................................................ 14 多周期同步等精度測(cè)量電路 ..................................................................... 14 頻率周期的測(cè)量 ..................................................................................... 15 脈沖寬度的測(cè)量 ..................................................................................... 15 鍵盤模塊 .......................................................................................................... 16 顯示模塊 .......................................................................................................... 17 電源模塊 .......................................................................................................... 18 第四章 軟件電路設(shè)計(jì) .................................................................................................... 20 程序框圖 .......................................................................................................... 20 主程序流程 ............................................................................................. 20 中斷程序流程 .......................................................................................... 20 定時(shí)器中斷服務(wù)流程 ...................