【正文】 17 頻率計(jì)軟件 ...................................................18 分頻器模塊 ...............................................18 閘門(mén)定時(shí)模塊 .............................................19 測(cè)頻控制信號(hào)發(fā)生器模塊 ...................................20 計(jì)數(shù)器模塊 ...............................................22 鎖存器模塊 ...............................................23 顯示模塊 .................................................24第 5 章 調(diào)試 .......................................................25 硬件調(diào)試 .....................................................25 靜態(tài)調(diào)試 .................................................25 連機(jī)仿真、在線動(dòng)態(tài)調(diào)試 ...................................25 軟件調(diào)試 .....................................................26參考文獻(xiàn) ...........................................................28致 謝 ............................................................29附錄 1 設(shè)計(jì)源程序 ..................................................30直接測(cè)頻法 .......................................................30等精度測(cè)頻法 .....................................................33附錄 2 電路圖 ......................................................44基于 CPLD 的頻率計(jì)頂層電路設(shè)計(jì)圖（1）直接測(cè)頻法 ................44基于 CPLD 的頻率計(jì)頂層電路設(shè)計(jì)圖（2）等精度測(cè)頻法 ..............45基于 CPLD 的頻率計(jì)硬件電路設(shè)計(jì)圖（3）直接測(cè)頻法 ................46基于 CPLD 的頻率計(jì)硬件電路設(shè)計(jì)圖（4）等精度測(cè)頻法 ..............47長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)1第1章 緒論 背景20世紀(jì)后期，隨著信息技術(shù)、電子技術(shù)的飛速發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透了社會(huì)的各個(gè)領(lǐng)域，有力地推動(dòng)了社會(huì)信息化程度的大大提高和社會(huì)生產(chǎn)力的發(fā)展。關(guān)鍵詞：頻率計(jì) EDA 技術(shù) CPLD 長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)IIABSTRACTFrequency measurement is the most basic electronic and also one of the most important measure in the measurement field. But the accuracy of frequency meter which is based on the traditional principle will vary depending on the measured signal frequency and the lower, has great limitations in the practical in frequency measurement. Therefore, this article puts forward a design method of digital frequency meter based on CPLD. The advantage such as the CPLD programming flexibility, wide applicable scope, and the popular price etc, are used to implement the frequency meter design by the simple circuit design, the fully excavate of software potential, the precision in low frequency measurement, and the effectively prevent of the invasion of the interference. The frequency meter design which is from top to bottom adopts the advanced EDA technology and popular VHDL language programming, and piling on Max + plusII software platform simulation.Key words: frequency meter。該頻率計(jì)采用先進(jìn)的 EDA 技術(shù)及自上而下的設(shè)計(jì)，使用流行的 VHDL 語(yǔ)言編程，并在 Max+plusII 軟件平臺(tái)上進(jìn)行編譯仿真。因此，本文提出了一種基于 CPLD 的數(shù)字頻率計(jì)的設(shè)計(jì)方法。以上承諾的法律結(jié)果將完全由本人承擔(dān)！作 者 簽 名： 年 月 日長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)I摘 要頻率測(cè)量是電子測(cè)量領(lǐng)域最基本也是最重要的測(cè)量之一。3．在畢業(yè)設(shè)計(jì)（論文）中對(duì)侵犯任何方面知識(shí)產(chǎn)權(quán)的行為，由本人承擔(dān)相應(yīng)的法律責(zé)任。長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)本科生畢業(yè)設(shè)計(jì)基于 CPLD 的頻率計(jì)設(shè)計(jì)Design of the Frequency Meter based on CPLD學(xué) 生 姓 名專 業(yè)學(xué) 號(hào)指 導(dǎo) 教 師學(xué) 院長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)畢業(yè)設(shè)計(jì)（論文）原創(chuàng)承諾書(shū)1．本人承諾：所呈交的畢業(yè)設(shè)計(jì)（論文） 《基于 CPLD 的頻率計(jì)設(shè)計(jì)》 ，是認(rèn)真學(xué)習(xí)理解學(xué)校的《長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)（論文）工作條例》后，在教師的指導(dǎo)下，保質(zhì)保量獨(dú)立地完成了任務(wù)書(shū)中規(guī)定的內(nèi)容，不弄虛作假，不抄襲別人的工作內(nèi)容。2．本人在畢業(yè)設(shè)計(jì)（論文）中引用他人的觀點(diǎn)和研究成果，均在文中加以注釋或以參考文獻(xiàn)形式列出，對(duì)本文的研究工作做出重要貢獻(xiàn)的個(gè)人和集體均已在文中注明。4．本人完全了解學(xué)校關(guān)于保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交論文和相關(guān)材料的印刷本和電子版本；同意學(xué)校保留畢業(yè)設(shè)計(jì)（論文）的復(fù)印件和電子版本，允許被查閱和借閱；學(xué)?？梢圆捎糜坝　⒖s印或其他復(fù)制手段保存畢業(yè)設(shè)計(jì)（論文） ，可以公布其中的全部或部分內(nèi)容。但基于傳統(tǒng)測(cè)頻原理的頻率計(jì)在測(cè)頻時(shí)測(cè)量精度將隨被測(cè)信號(hào)頻率的下降而降低，在實(shí)用中有較大的局限性。該設(shè)計(jì)電路簡(jiǎn)潔，軟件潛力得到充分挖掘，低頻段測(cè)量精度高，有效防止了干擾的侵入，把 CPLD 具有的編程靈活，適用范圍寬，價(jià)格大眾化等優(yōu)點(diǎn)用于實(shí)現(xiàn)頻率計(jì)的設(shè)計(jì)。經(jīng)過(guò)硬件調(diào)試和軟件仿真后結(jié)果證明此設(shè)計(jì)方案符合畢設(shè)要求和技術(shù)參數(shù)。 EDA。微電子技術(shù)的進(jìn)步使集成電路設(shè)計(jì)在不斷地向超大規(guī)模、極低功耗和超高速的方向發(fā)展，在功能上，現(xiàn)代集成電路已能實(shí)現(xiàn)單片電子系統(tǒng)SOC（System on chip）的功能。它們一般具有可重編程特性，實(shí)現(xiàn)的工藝有EPROM技術(shù)、閃爍EPROM技術(shù)和EPROM技術(shù)，可用固定長(zhǎng)度的金屬線實(shí)現(xiàn)邏輯單元之間的互連。CPLD 的集成度一般可達(dá)數(shù)千甚至數(shù)萬(wàn)門(mén)，能夠?qū)崿F(xiàn)較大規(guī)模的電路集成。EDA技術(shù)在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)技術(shù)、ASIC 測(cè)試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)、自動(dòng)測(cè)試技術(shù)等；在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）、計(jì)算機(jī)輔助工程（CAE）技術(shù)以及多種計(jì)算機(jī)語(yǔ)言的設(shè)計(jì)概念，而在現(xiàn)代電子學(xué)方面則容納了如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長(zhǎng)線技術(shù)理論等等，因此EDA技術(shù)是現(xiàn)代電子系統(tǒng)計(jì)、制造不可缺少的技術(shù)。隨著微電子科技的發(fā)展，對(duì)測(cè)頻技術(shù)的要求也越愛(ài)越高。在傳統(tǒng)的生產(chǎn)制造業(yè)中，頻率計(jì)被廣泛的應(yīng)用在產(chǎn)線的生產(chǎn)測(cè)試中以確保產(chǎn)品質(zhì)量。在無(wú)線通訊測(cè)試中，頻率計(jì)即可以用來(lái)對(duì)無(wú)線通訊基站的主時(shí)鐘進(jìn)行校準(zhǔn)，還可以用來(lái)對(duì)無(wú)線電臺(tái)的跳幀信號(hào)進(jìn)行分析。在傳統(tǒng)的控制系統(tǒng)中，通常將單片機(jī)作為控制核心并輔以相應(yīng)的元器件構(gòu)成一個(gè)整體。對(duì)一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實(shí)現(xiàn)盡可能復(fù)雜的控制功能，直接應(yīng)用單片機(jī)及其擴(kuò)展芯片就難以達(dá)到所期望的效果。其獨(dú)到之處體現(xiàn)在用軟件取代了硬件。用單元電路或單片機(jī)技術(shù)設(shè)計(jì)的頻率計(jì)電路復(fù)雜、穩(wěn)定性差。這一塊芯片就能代替原來(lái)的許許多多的單元電路或單片機(jī)的控制芯片和大量的外圍電路。以往的頻率計(jì)測(cè)量范圍都是有限的，為測(cè)量不同頻率的信號(hào)都要專門(mén)的設(shè)計(jì)某一部分電路，這樣很麻煩。 論文所做的工作及研究?jī)?nèi)容隨著EDA 技術(shù)的發(fā)展和可編程邏輯器件的廣泛使用，傳統(tǒng)的自下而上的數(shù)字電路設(shè)計(jì)方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。該頻率計(jì)按照直接測(cè)頻法、等精度測(cè)頻法的原理，克服了傳統(tǒng)技術(shù)中測(cè)頻精度隨被測(cè)信號(hào)頻率下降而下降的缺點(diǎn)。 本設(shè)計(jì)主要工作包括以下幾項(xiàng)內(nèi)容：簡(jiǎn)述了當(dāng)今頻率計(jì)的發(fā)展情況，對(duì)幾種常用的測(cè)頻方法進(jìn)行了介紹和對(duì)比。完成了基于 EDA 平臺(tái) Max+plusII 的 CPLD 的軟件電路設(shè)計(jì)，并且編譯調(diào)試。長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)3第 2 章 設(shè)計(jì)環(huán)境介紹本設(shè)計(jì)采用VHDL硬件描述語(yǔ)言及原理圖設(shè)計(jì)模塊作為設(shè)計(jì)輸入，內(nèi)部有強(qiáng)大的庫(kù)支持，在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次通過(guò)計(jì)算機(jī)模擬仿真驗(yàn)證。電子系統(tǒng)設(shè)計(jì)的發(fā)展，經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)（Computer Assist Design，CAD） 、計(jì)算機(jī)輔助工程設(shè)計(jì)（ Computer Assist Engineering Design,CAE）和電子設(shè)計(jì)自動(dòng)化（ Electronics Design Automation， EDA）三個(gè)發(fā)展階段。在方針和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能強(qiáng)大的EDA軟件不斷推出。更大規(guī)模的FPGA和CPLD器件的不斷推出。軟硬件 IP 核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)。相比傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)方法，VHDL 具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下和基于庫(kù)的設(shè)計(jì)的特點(diǎn)，因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。VHDL 語(yǔ)言覆蓋面廣、描述能力強(qiáng)，能支持硬件的設(shè)計(jì)、驗(yàn)證、綜合和測(cè)試，是一種多層次的硬件描述語(yǔ)言。一個(gè)完整的VHDL設(shè)計(jì)必須包含一個(gè)實(shí)體和一個(gè)與之對(duì)應(yīng)的結(jié)構(gòu)體。 CPLD 器件及其特點(diǎn)CPLD器 件 繼 承 了 ASIC的 大 規(guī) 模 、 高 集 成 度 、 高 可 靠 性 的 優(yōu) 點(diǎn) ， 又 克 服了 ASIC設(shè) 計(jì) 周 期 長(zhǎng) 、 投 資 大 、 靈 活 性 差 的 缺 點(diǎn) ， 逐 步 成 為 復(fù) 雜 數(shù) 字 軟 硬 件 電路 設(shè) 計(jì) 的 理 想 首 選 ， 它 具 有 編 程 靈 活 、 集 成 度 高 、 設(shè) 計(jì) 開(kāi) 發(fā) 周 期 短 、 適 用 范圍 寬 、 開(kāi) 發(fā) 工 具 先 進(jìn) 、 設(shè) 計(jì) 制 造 成 本 低 、 對(duì) 設(shè) 計(jì) 者 的 硬 件 經(jīng) 驗(yàn) 要 求 低 、 標(biāo) 準(zhǔn)產(chǎn) 品 無(wú) 需 測(cè) 試 、 保 密 性 強(qiáng) 、 價(jià) 格 大 眾 化 、 可 編 程 性 和 實(shí) 現(xiàn) 方 案 容 易 改 等 特點(diǎn) ， 可 實(shí) 現(xiàn) 較 大 規(guī) 模 的 電 路 設(shè) 計(jì) ， 因 此 被 廣 泛 應(yīng) 用 于 產(chǎn) 品 的 原 型 設(shè) 計(jì) 和 產(chǎn) 品生 產(chǎn) （ 一 般 在 10000件 以 下 ） 之 中 。 CPLD器 件 已 成 為 電 子 產(chǎn) 品 不 可 缺 少 的 組 成部 分 ， 它 的 設(shè) 計(jì) 和 應(yīng) 用 成 為 電 子 工 程 師 必 備 的 一 種 技 能 。底層各功能模塊采用原理圖輸入方式，過(guò)程簡(jiǎn)單，另外的優(yōu)點(diǎn)是各模塊均可進(jìn)行功能仿真，便于發(fā)現(xiàn)錯(cuò)誤和進(jìn)行修改。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)?；?EDA 的 CPLD/FPGA 設(shè)計(jì)流程包括： 設(shè)計(jì)輸入1）圖形輸入圖形輸入通常包括原理圖輸入、狀態(tài)圖輸入和波形圖輸入等方法。原理圖由邏輯器件（符號(hào)）和連接線構(gòu)成，圖中的邏輯器件可以是 EDA 軟件庫(kù)中預(yù)制的功能模塊，如與門(mén)、或門(mén)、非門(mén)、觸發(fā)器以及各種含 74 系列器件功能的宏功能塊，甚至還有一些類似于 IP 的功能塊。波形圖輸入方法主要用于建立和編輯波形設(shè)計(jì)文件以及輸入仿真向量和功能測(cè)試向量。2）文本輸入文本輸入是采用硬件描述語(yǔ)言進(jìn)行電路設(shè)計(jì)的方式。就是將使用了某種硬件描述語(yǔ)言（HDL）的電路設(shè)計(jì)文本，如VHDL或Verilog 的源程序，進(jìn)行編輯輸入。整個(gè)綜合過(guò)程就是將設(shè)計(jì)者在EDA 平臺(tái)上編輯輸入的HDL 文本、原理圖或狀