【正文】 THEN OUTY=0。ARCHITECTURE rtl OF CNT10 IS BEGIN PROCESS(CLK,RST) BEGIN IF RST=39。 信號輸出長春理工大學(xué)本科畢業(yè)設(shè)計(jì)32 COUT:OUT STD_LOGIC)。ENTITY CNT10 IS PORT( CLK,RST,ENA:IN STD_LOGIC。USE 。END ONE。LOAD=NOT DIV2CLK。 END IF。ELSE clr=39。 THEN clr =39。 AND DIV2CLK=39。PROCESS(CLK1,DIV2CLK)BEGINIF CLK1=39。END IF。139。BEGINPROCESS (CLK1)BEGINIF CLK139。 使能信號、清零信號、鎖存信號輸出END kongzhi。ENTITY kongzhi ISPORT(CLK1:IN STD_LOGIC。USE 。感謝所有關(guān)心、支持、幫助過我的良師益友。在整個(gè)畢業(yè)設(shè)計(jì)過程中，王彩霞老師給我提供了很多寶貴的、建設(shè)性的方案意見，在此表示真誠地感謝和深深的謝意。在我對課題的研究過程和論文撰寫的過程中，王彩霞老師都傾注了大量的心血和汗水。在“AddExtra Devices as Needed”項(xiàng)前打上對勾后，選“OK”，編譯通過，如圖53所示。 編譯過程：編譯時(shí)，出現(xiàn)如圖51所示的提示。長春理工大學(xué)本科畢業(yè)設(shè)計(jì)27 軟件調(diào)試頻率計(jì)頂層文件元件連接圖（見附錄B）所示。用戶樣機(jī)中的硬件故障（如各個(gè)部件內(nèi)部存在的故障和部件之間連接的邏輯錯(cuò)誤）主要是靠連機(jī)在線仿真來排除的。電平檢查法可首先檢查出邏輯設(shè)計(jì)是否正確，選用的元器件是否符合要求，邏輯關(guān)系是否匹配，元器件連接關(guān)系是否符合要求等。（3）檢查響應(yīng)芯片的邏輯關(guān)系檢查相應(yīng)芯片的邏輯關(guān)系通常采用靜態(tài)電檢查法。（2）各元器件電源檢查斷開電源按正確的元器件方向插上元器件。常用是220V的交流電源，用萬用表電壓檔測試各元器件插座上相應(yīng)電源引腳電壓數(shù)值是否正確，極性是否符合。第二步是加電后檢查各芯片插座上有關(guān)引腳的電位，仔細(xì)測量各點(diǎn)電平是否正常，尤其應(yīng)注意CPLD 芯片插座的各點(diǎn)電位，若有高壓，與在線仿真器連機(jī)調(diào)試時(shí)，將會損壞在線仿真器。硬件組裝就是在設(shè)計(jì)、制作完畢的印制板上焊好元件與插座，然后就可用仿真開發(fā)工具進(jìn)行軟件設(shè)計(jì)、調(diào)試和硬件調(diào)試工作。軟件仿真：步驟同上。但鍵入文件名是 LED7。譯碼器各個(gè)引腳的意義是：BCD：數(shù)據(jù)輸入； DOUT：數(shù)據(jù)輸出。 顯示模塊4 位 BCD 譯碼器可將 BCD 碼轉(zhuǎn)換成數(shù)字顯示碼，有 4 個(gè)輸入引腳和 7 個(gè)輸出引腳，4 位 BCD 譯碼器可分為共陰極與共陽極兩種。軟件仿真：步驟同上。但鍵入文件名是REG4B。鎖存器的各個(gè)引腳的意義是：LOAD：輸入使能信號； DIN：輸入數(shù)據(jù)；DOUT：輸出數(shù)據(jù)。本設(shè)計(jì)的鎖存器就是一個(gè) 4 位的鎖存器。 鎖存器模塊數(shù)字系統(tǒng)中，經(jīng)常要用到可以存放二進(jìn)制數(shù)據(jù)的部件，這種部件成為數(shù)據(jù)鎖存器。軟件仿真：步驟同上。但鍵入文件名是 CNT10。計(jì)數(shù)以十進(jìn)制顯示。而本設(shè)計(jì)的十進(jìn)制計(jì)數(shù)器就是來進(jìn)行頻率測量的。計(jì)數(shù)器是數(shù)字系統(tǒng)的一種基本部件，是典型的時(shí)序電路。方法同上。觀察輸入結(jié)果的正確性：單擊 A 按鈕，可以在時(shí)序圖中寫字，并驗(yàn)證仿真結(jié)果的正確性。設(shè)定各輸入信號初始值并保存。引入輸入和輸出腳：選取窗口菜單 Node→Enter Nodes from SNF，出現(xiàn)對話框，打擊 list 按鈕，選擇 Available Nodes 中的輸入與輸出，按 “=”鍵將CLKEN 、 CLR、LOAD 移至右邊，單擊 OK 按鈕并進(jìn)行波形編輯。1時(shí)間分析：選取窗口菜單 Utilities→Analyze Timing，再選取窗口菜單Analysis→Delay Matrix，產(chǎn)生時(shí)間分析結(jié)果。選取 File→Edit Symbol，進(jìn)入Symbol Edit 進(jìn)行編輯。保存并編譯：選取窗口菜單 File→Project→Save﹠ Compile，即可進(jìn)行編譯，產(chǎn)生 燒寫文進(jìn)行軟件仿真，觀察仿真波形是否符合邏輯設(shè)計(jì)要求。保存并查錯(cuò)：選取窗口菜單 File→Project→Save﹠ Check，即可對電路文件保存并進(jìn)行檢查。輸入 VHDL 源程序。長春理工大學(xué)本科畢業(yè)設(shè)計(jì)22指定項(xiàng)目名稱，要求與文件名相同：選取窗口菜單File→Project →Name，鍵入文件名 kongzhi，單擊 OK 按鈕。測頻控制信號發(fā)生器模塊的的各個(gè)引腳的意義是：CLK1：輸入時(shí)鐘信號； EN：輸出脈沖使能控制信號；CLR：輸出清零信號； LOAD：輸出鎖存信號；VHDL 設(shè)計(jì)輸入：建立新文件：選取窗口菜單 File→New，出現(xiàn)對話框，選擇 Text Editor file 選項(xiàng)，單擊 OK 按鈕，進(jìn)入文本編輯介面。EN信號控制著清零信號、計(jì)數(shù)使能信號以及鎖存信號。 測頻控制信號發(fā)生器模塊測頻控制信號發(fā)生器模塊：每次測量時(shí)，用由時(shí)基信號產(chǎn)生的閘門信號啟動計(jì)數(shù)器，對輸入脈沖信號計(jì)數(shù)，閘門信號結(jié)束即將計(jì)數(shù)結(jié)果送入鎖存器，然后計(jì)數(shù)器清零，準(zhǔn)備下一次計(jì)數(shù)。MUX41 與 74139M 的器件符號如圖 47 所示，器件連接如圖 48 所示，生成的閘門定時(shí)器件如圖 49 所示。A、B 為量程選擇開關(guān)，其 4 種不同的編碼狀態(tài) 00、011 通過 4 選 1 數(shù)據(jù)選擇器分別選擇輸出 4 種不同的clk，clk 將作為控制信號發(fā)生器模塊的控制時(shí)鐘脈沖。為產(chǎn)生四種不同的閘門信號 T，可有一組 3 級模 10 計(jì)數(shù)器對 1000Hz 信號進(jìn)行分頻，為控制信號發(fā)生器提供四種不同的頻率信號，通過數(shù)據(jù)選擇器 41MUX利用量程選擇開關(guān)控制閘門信號 T 的基準(zhǔn)時(shí)鐘。 閘門定時(shí)模塊在本設(shè)計(jì)中，對于 4 位十進(jìn)制計(jì)數(shù)器來說，當(dāng)閘門信號的最大采樣時(shí)間為1s 時(shí)，其計(jì)數(shù)值在 0～9999 之間，則其最大頻率為 9999Hz，此即為頻率計(jì)電路工作的 1 檔；當(dāng)閘門信號的最大采樣時(shí)間為 （ 100ms）時(shí)，其計(jì)數(shù)值在0～9999 之間，把它轉(zhuǎn)換為頻率則為最小頻率 10Hz，最大頻率為 ，此即為頻率計(jì)電路工作的 2 檔；當(dāng)閘門信號的最大采樣時(shí)間為 （10ms）時(shí)，其計(jì)數(shù)值在 0～9999 之間，把它轉(zhuǎn)換為頻率則為 100Hz，最大頻率為，此即為頻率計(jì)電路的 3 檔；當(dāng)閘門信號的最大采樣時(shí)間為（ 1ms）時(shí)，其計(jì)數(shù)值在 0～9999 之間，把它轉(zhuǎn)換成頻率為 1000Hz，最大頻率為 ，此即為頻率計(jì)工作的 4 檔。在右側(cè)的 Pin Type 欄中將顯示該信號的屬性。這就必須根據(jù) EDA 實(shí)驗(yàn)板的要求對設(shè)計(jì)項(xiàng)目輸入輸出引腳賦予確定的引腳，以便能夠?yàn)槠溥M(jìn)行實(shí)測。EN：輸入使能信號； CLK：輸入時(shí)鐘信號；Q：輸出信號； 利用 1 個(gè) 74161 器件、2 個(gè)輸入器件、1 個(gè)輸出器件和 1 個(gè) count1000 器件即可連線連接成一個(gè) fpq4000 器件。QD）是進(jìn)位輸出。QB74161 的引腳、邏輯電路如圖所示，其中 RD 是異步清零端， LDN 是預(yù)置數(shù)控制端，A、B、C 、D 是預(yù)置數(shù)據(jù)輸入端，ENT 和 ENP 是計(jì)數(shù)使能控制端，RCO（=ENT其設(shè)計(jì)時(shí)分為兩部分：（1）count1000 的設(shè)計(jì)。長春理工大學(xué)本科畢業(yè)設(shè)計(jì)19 頻率計(jì)軟件利用Max+plusII 的編程環(huán)境，編寫分頻器模塊、閘門定時(shí)信號模塊、測頻控制信號發(fā)生器模塊、計(jì)數(shù)器模塊、鎖存器模塊、顯示模塊部分程序。CPLD由sw2~sw5 讀入鍵盤控制命令，編譯后的數(shù)據(jù)從 CPLD的Key1，Key2輸出。共有四個(gè)不同的閘門時(shí)間代表不同的檔位量程，1s，10s。，其中sw1為復(fù)位鍵，sw2~sw5這四個(gè)鍵位命令鍵。鍵盤與單片機(jī)相連，通過鍵盤掃描程序確定是否有鍵按下并判斷是那個(gè)鍵被按下，從而進(jìn)一步調(diào)用與之所代表的功能相符的計(jì)算子程序，在把計(jì)算結(jié)果通過顯示電路顯示出來。一般來說，用這種方法可以擴(kuò)展很多個(gè)LED塊，顯示很多位數(shù)字。這種顯示占用機(jī)時(shí)少，亮度大，顯示可靠穩(wěn)定。前一個(gè)移位寄存器的輸出端也與下一個(gè)移位寄存器的輸入端A、B 相連，這樣首尾相連，直到傳送 4位顯示數(shù)為止。 44 EPM7128SLC8415 器件引腳圖 顯示部分本設(shè)計(jì)采用七位LED 數(shù)碼顯示管完成顯示任務(wù)，其采用串行接口靜態(tài)顯示方式。EPM7128SLC8415支持多種電壓口，具有最小 5ns 的引腳到引腳的邏輯時(shí)延， 的計(jì)數(shù)頻率，并支持多種編程方式，同時(shí)可利用Altera 公司的第三代開發(fā)軟件Max+plusII方便地進(jìn)行仿真、綜合和下載。EPM7128SLC8415有84個(gè)引腳（如圖 43所示），其中5根用于ISP（ In System Programmable）下載，可方便地對其進(jìn)行系統(tǒng)編程。因測頻范圍在0至，所以不需要較大改動即可滿足要求。被測信號經(jīng)限幅電路（由兩片1N4148 組成）限幅后，由兩級直接耦合放大器放大，最后再由施密特觸發(fā)器（4093）整形，送入CPLD芯片進(jìn)行測頻。整個(gè)電路的供電電源如圖所示，交流電經(jīng)變壓、濾波后，由一片78L05將輸出電壓穩(wěn)壓在 +5V。主要由單片機(jī)控制電路、CPLD 測頻電路、顯示電路、鍵盤輸入電路、信號整形電路等組成。顯示模塊：控制共陰極數(shù)碼管顯示、輸出。乘法器模塊：對除法器的計(jì)算值與標(biāo)準(zhǔn)信號值進(jìn)行乘法計(jì)算，即得被測信長春理工大學(xué)本科畢業(yè)設(shè)計(jì)14號值。計(jì)數(shù)器模塊：對被測信號和標(biāo)準(zhǔn)信號來進(jìn)行計(jì)數(shù)控制。分頻器模塊：可將標(biāo)準(zhǔn)信號分成任意所需的合適的信號，來進(jìn)行適當(dāng)?shù)臏y量。具體的各模塊的作用是：校正模塊：當(dāng)輸入被測信號為標(biāo)準(zhǔn)信號時(shí)，標(biāo)準(zhǔn)信號的頻率就會在數(shù)碼管上顯示出來，可以更加有效的驗(yàn)證頻率計(jì)設(shè)計(jì)的可靠性。當(dāng)預(yù)置門信號為低電平時(shí)，隨后而至的被測信號的上升沿將使兩個(gè)計(jì)數(shù)器同時(shí)關(guān)閉。當(dāng)預(yù)置門控信號為高電平時(shí)，被測信號的上升沿通過觸發(fā)器 D 的 Q 端同時(shí)啟動計(jì)數(shù)器 CNT101 和CNT102。長春理工大學(xué)本科畢業(yè)設(shè)計(jì)12放大整形有源晶振B Y G Y E D A 試驗(yàn)箱4 M H z分頻器校正模塊C N T 1 0 2C N T 1 0 1D 觸發(fā)器除法器乘法器高低位轉(zhuǎn)換模塊顯示模塊共陰極L E D 數(shù)碼管報(bào)警設(shè)備報(bào)警設(shè)備電源部分C P L D 芯片圖35 采用等精度測頻法的數(shù)字頻率計(jì)設(shè)計(jì)頻率測量的原理是：設(shè) CNT101 和 CNT102 是兩個(gè)可控十進(jìn)制計(jì)數(shù)器。顯示模塊：控制共陰極數(shù)碼管顯示、輸出。其好處是使顯示數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。十進(jìn)制計(jì)數(shù)器模塊：從測頻原理的介紹中可以看出，測頻的本質(zhì)就是計(jì)數(shù)，所以計(jì)數(shù)器也是系統(tǒng)中不可或缺的模塊。閘門定時(shí)信號模塊：將輸入的 1KHz，產(chǎn)生 4 種不同的閘門信號，為控制信號發(fā)生器提供 4 種不同的頻率信號：1KH、100Hz、10Hz、1Hz。鎖存器的設(shè)計(jì)要求為若已有 4 位 B C D 碼存于此模塊的輸入口，在鎖存信號的上跳沿后即被鎖存到寄存器內(nèi)部，并由寄存器的輸出端輸出，然后有實(shí)驗(yàn)箱上7 段譯碼器譯成能在數(shù)碼管上顯示輸出的相應(yīng)數(shù)值。計(jì)數(shù)器的特殊之處是，有一時(shí)鐘使能輸入端 ena，用于鎖存計(jì)數(shù)值。計(jì)數(shù)完成后，利用技術(shù)使能信號反向值的上跳沿產(chǎn)生一個(gè)鎖存信號。其中控制信號頻率始終為 1 Hz ，那么使能信號的脈寬正好為 1 S，可以用作技術(shù)閘門信號。在停止計(jì)數(shù)期間，首先需要一個(gè)鎖存信號的上跳沿將計(jì)數(shù)器在前 1 s 的計(jì)數(shù)值鎖存進(jìn)數(shù)據(jù)鎖存器中，并由外部的 7 段譯碼器譯出，并穩(wěn)定顯示。以產(chǎn)生 1Hz 的閘門信號為例，經(jīng)過測頻控制信號發(fā)生器，計(jì)數(shù)使能信號能產(chǎn)生一個(gè) 1 s 脈寬的周期信號，并對頻率計(jì)的每一個(gè)計(jì)數(shù)器的使能端進(jìn)行同步控制。測頻的過程是將試驗(yàn)箱上的 4MHz 的頻率經(jīng)分頻器變成 1KHz 的時(shí)鐘信號，再經(jīng)過閘門定時(shí)信號控制器再分頻，得到 4 種不同的閘門控制信號，分別是1Hz、10Hz、100Hz、1000Hz 四種，從而可以測出 0～ 內(nèi)的高頻、低頻信號。 基于直接測頻法的設(shè)計(jì)方案基于直接測頻法設(shè)計(jì)的系統(tǒng)包含以下模塊：分頻器模塊、閘門定時(shí)信號模塊、測頻控制信號發(fā)生器模塊、4 個(gè)有時(shí)鐘使能的十進(jìn)制計(jì)數(shù)器模塊、4 個(gè)鎖存器模塊、顯示模塊。并且具有超量程報(bào)警功能。同步門關(guān)閉時(shí)信號不能通過主長春理工大學(xué)本科畢業(yè)設(shè)計(jì)10門，計(jì)數(shù)器停止計(jì)數(shù)，單片機(jī)發(fā)出命令讀入計(jì)數(shù)器的數(shù)值，并進(jìn)行數(shù)據(jù)處理，將處理后的結(jié)果送顯示。 等精度測頻法原理等精度測頻法是在計(jì)數(shù)器測頻法的基礎(chǔ)上發(fā)展來的，頻率為 fx 的被測信號經(jīng)過通道濾波、放大、整形后輸入到同步門控制電路和閘門 1，晶體振蕩器的輸出信號作為標(biāo)準(zhǔn)輸入到閘門 ，產(chǎn)生一個(gè)與被測信號同步的閘門信號。因此本設(shè)計(jì)為提高測頻精度，加入 4 個(gè)量程檔位。直接測頻法控制波形圖如下：TN閘門信號標(biāo)準(zhǔn)信號被測信號圖