freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于eda的數(shù)字電壓表的設(shè)計畢業(yè)設(shè)計(論文)-展示頁

2024-10-20 09:29本頁面
  

【正文】 DVM 已達到了 8 位數(shù)。這一時期的顯示位數(shù)是 位。 回顧一下 DVM 的發(fā)展過程,大致可以分為以下三個階段: 畢業(yè)設(shè)計(論文) 數(shù)字電壓表 2 20 世紀 50 年代到 60 年代中期, DVM 的特點是運用各種原理實現(xiàn)模 /數(shù)( A/D)轉(zhuǎn)換,即將模擬量轉(zhuǎn)化成數(shù)字量,從而實現(xiàn)測量儀表的數(shù)字化。 DVM 廣泛應(yīng)用于測量領(lǐng)域每期測量的準確度和可信度取決于它的主要性能和技術(shù)指標。 DVM 的高速發(fā)展,使它已成為實現(xiàn)測量自動化、提高工作效率不可缺少的儀表,數(shù)字化是當前計量儀器發(fā)展的主要方向之一,而高準度的 DCDVC 的出現(xiàn),又使 DVM 進入了精密標準測量領(lǐng)域。因為這些芯片有比較差的可編輯能力,所以這些設(shè)計的開發(fā)是在普通的 FPGA 上完成的,然后將設(shè)計轉(zhuǎn)移到一個類似于 ASIC 的芯片上。但是他們也有很多的優(yōu)點比如可以快速成品,可以被修改來改正程序中的錯誤和更便宜的造價。它是作為專用集成電路( ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA 即現(xiàn)場可編程門陣列,它是 在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。在對一個設(shè)計實體定義了外部界面后,一旦其內(nèi)部開發(fā)完成后,其他的設(shè)計就可以直接調(diào)用這個實體。除了含有許多具有硬件特征的語句外, VHDL 的語言形式和描述風格與句法十分類似于一般的計算機高級語言。 VHDL 是一種高級描述語言,適用于行為級和 RTL 級的描述,最適用于描述電路的行為。它可直接調(diào)用這第三方工具同樣還具備仿真的功能,也支持第三方的仿真工具。 QUARTUSⅡ是 ALERT 公司最新推出的 EDA 軟 件工具,其設(shè)計工作完全支持 VHDL、 VERILOG的設(shè)計流程,其內(nèi)部嵌有 VHDL、 VERILOG 邏輯綜合器。隨著 EDA 技術(shù)的發(fā)展,硬件電子電路的設(shè)計幾乎可以依靠計算機完成,大大縮短了硬件電子設(shè)計的周期,從而使制造商能迅速開發(fā)出品種多、批量小的產(chǎn)品,滿足市場的需求。 關(guān)鍵詞 模數(shù)轉(zhuǎn)換器 FPGA 數(shù)據(jù)處理 目 錄 摘 要 .......................................................................................................................................... ....Ⅰ 緒 論 ................................................................................................................................................ 1 第 一 章 系統(tǒng)開發(fā)工具簡介 ........................................................................................................ 3 1. 1 EDA 技術(shù)簡介 ............................................................................................................................. 3 1. 2 VHDL 簡介 ................................................................................................................................... 4 1. 3 CPLD/FPGA 的簡介 ................................................................................................................... 6 1. 4 QUARTUSII ................................................................................................................................ 7 1. 5 設(shè)計流程 ................................................................................................................................... 9 第 二 章 系統(tǒng)設(shè)計與實現(xiàn) .......................................................................................................... 10 設(shè)計任務(wù)和要求 ..................................................................................................................... 10 2. 2 設(shè)計原理 ................................................................................................................................. 10 模數(shù)轉(zhuǎn)換器工作原理 ....................................................................................................... 11 數(shù)據(jù)處理及顯示單元 ....................................................................................................... 12 模數(shù)轉(zhuǎn)換接口電路的設(shè)計 ..................................................................................................... 13 2. 4 數(shù)據(jù)處理模塊的設(shè)計 ............................................................................................................. 14 計算法進行數(shù)據(jù)處理模塊的設(shè)計 .................................................................................... 14 查表法進行數(shù)據(jù)處理模塊的設(shè)計 .................................................................................... 15 2. 5 顯示模塊的設(shè)計 ..................................................................................................................... 17 第 三 章 系統(tǒng)調(diào)試與性能分析 ................................................................................................. 18 仿真波形 ................................................................................................................................. 18 下載及調(diào)試 ............................................................................................................................. 19 性能分析 ................................................................................................................................. 19 總結(jié) .................................................................................................................................................. 20 致謝 .................................................................................................................................................. 21 參考文獻 ......................................................................................................................................... 22 附錄 源程序 .................................................................................................................................. 23 畢業(yè)設(shè)計(論文) 數(shù)字電壓表 1 緒 論 EDA 技術(shù)在電子信息,通信,自動,控制及計算機應(yīng)用等領(lǐng)域的重要性日益突出。要求利用 ADC0804 模數(shù)轉(zhuǎn)換器, FPGA 作為數(shù)據(jù)處理的核心器件,用 LED 數(shù)碼管進行電壓值的顯示。 畢業(yè)設(shè)計(論文) 學(xué) 生 姓 名: 朱云 學(xué) 號: 0904031201 專 業(yè) : 應(yīng)用電子技術(shù) 系 部 : 計算機科學(xué)與技術(shù)系 設(shè)計 (論文 )題目 : 基于 EDA 的數(shù)字電壓表的設(shè)計 指 導(dǎo) 教 師 : 顧澤慧 2020年 6 月 6 日 摘 要 在計算機支持的信息技術(shù)時代,電子技術(shù)日益數(shù)字化,數(shù)字電路以及其基本單元簡單化,應(yīng)用單元標準化、模塊化、通用化的特點,長驅(qū)直入地深入到電力、通訊、計算機、家電、機械等行業(yè)的應(yīng)用。數(shù)字電壓表的設(shè)計應(yīng)包括三個主要部分:作為電壓采樣 端口的模數(shù)轉(zhuǎn)換單元、數(shù)據(jù)處理單元以及電壓值顯示單元。其基本原理是采用數(shù)字化測量技術(shù),對直流電壓進行模數(shù)轉(zhuǎn)換,轉(zhuǎn)換成不連續(xù)、離散的數(shù)字形式并加以顯示。 EDA技術(shù)是計算機技術(shù)與 電子設(shè)計技術(shù)相結(jié)合的一門嶄新的技術(shù),給電子產(chǎn)品設(shè)計與開發(fā)帶來了革命性的變化。已成為廣泛應(yīng)用于各電子信息領(lǐng)域的前沿技術(shù)之一,用它能克服實驗室元器件品種、規(guī)模、數(shù)量不足、儀器陳舊老化、實驗電路板形式單調(diào),不利于學(xué)生創(chuàng)新設(shè)計等缺點,對培養(yǎng)我們的應(yīng)用能力、綜合分析與設(shè)計能力和提高綜合素質(zhì)都具有重要的意義。第三方的綜合工具,如 LEONARDO、SPECTRUM、 SYNPLIFY PRO、 FPGA COMPILERⅡ有著更好的綜合效果,因此通常建議使用這些工具來完成 VHDL/VERILOG 源程序的綜合。如 MODELISM。它是電子設(shè)計的主流硬件描述語言, 誕生于 1982 年, VHDL 主要用于描述數(shù)字的結(jié)構(gòu)、行為、功能和接口。它的程序結(jié)構(gòu)特點是將一項設(shè)計實體分成外部和內(nèi)部兩個基本點部分,其中外部為可見部分,即系統(tǒng)的端口,而內(nèi)部為不可見部分,即設(shè)計實體的內(nèi)部功能和算法完成部分。這種設(shè)計實體分成內(nèi)、外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點。 FPGA 采用了邏輯單元陣列 LCA 這樣一個概念,內(nèi)部包括可配置邏輯模塊 CLB、輸出輸入模塊 IOB 和內(nèi)部連線三個部分。 FPGA一般來說比 ASIC(專用集成芯片)的速度要慢,無法完成復(fù)雜的設(shè)計,而且消耗更多的電能。廠商也可能會提供便宜的但是 編輯能力差的 FPGA。另外一種方法是用 CPLD(復(fù)雜可編程邏輯器件備)。這個課題的目
點擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1