【導(dǎo)讀】在計算機支持的信息技術(shù)時代，電子技術(shù)日益數(shù)字化，數(shù)字電路以及其基本單元簡單化，機械等行業(yè)的應(yīng)用。數(shù)字電壓表的設(shè)計應(yīng)包括三個主要部分：作為電壓采樣端口的模數(shù)轉(zhuǎn)換。要求利用ADC0804模數(shù)轉(zhuǎn)換器，F(xiàn)PGA作為數(shù)據(jù)處。理的核心器件，用LED數(shù)碼管進行電壓值的顯示。其基本原理是采用數(shù)字化測量技術(shù)，對直。流電壓進行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換成不連續(xù)、離散的數(shù)字形式并加以顯示。

　　

【正文】 event’ and qint=’ 0’ then 等待轉(zhuǎn)換結(jié)束信號 qint sta=s2。 else sta=s1。 end if。 when s2=cs=’ 0’ 。wr=’ 1’ 。rd=’ 0’ 。sta=s3。 s2 狀態(tài) ,讀取轉(zhuǎn)換數(shù)據(jù) 請求 when s3=cs=’ 1’ 。wr=’ 1’ 。rd=’ 1’ 。sta=s0。data=dati。 s3 狀態(tài)，讀取轉(zhuǎn)換數(shù)據(jù) end case。 數(shù)據(jù)處理模塊的設(shè)計 計算法進行數(shù)據(jù)處理模塊的設(shè)計 根據(jù)前述的設(shè)計原理可知，計算法對數(shù)據(jù)進行處理需要用到無符號數(shù)乘法和除法，因此在 VHDL 程序設(shè)計中需要調(diào)用 std_logic_arith 庫以及 std_logic_unsigned 庫。另外需要注意乘除法運算的對象必須是整形數(shù)， 如若不是必須進行數(shù)據(jù)類型的轉(zhuǎn)換，通過 conv_integer,以及 conv_std_logic_vector 函數(shù)可以方便的進行數(shù)據(jù)類型的轉(zhuǎn)換。除法運算可以采用調(diào)用宏函數(shù)的方法生成。 通過在 Quartus II 下調(diào)用 megafunction/arithmetic 下的 divide 除法宏函數(shù)，可生成除法元件。由于 5V 參考電源下的被測電壓應(yīng)小于 5V，以最大 5V 為例，顯示對數(shù)據(jù)的各 7位應(yīng)由 500 對 10 取模獲得，而 500 需要用 9 位二進制數(shù)表示，所以應(yīng)生成一個被除數(shù)和除數(shù)均為 9 位的除法元件，在 VHDL 程序中采用元件例化的方法調(diào)用該除法元件即可。本設(shè)計生成的除法元件的外部端口如下： ponent divide1 PORT ( denom:in std_logic_vector(8 downto 0)。 除數(shù) numer:in std_logic_vector(8 downto 0)。 被除數(shù) quotient:out std_logic_vector(8 downto 0)。 商 remain:out std_logic_vector(8 downto 0) 余數(shù) )； end ponent。 若 value 為最終要顯示的電壓值， data0 表示個位， data1 表示十位， data2 表示百位，則個、十、百位數(shù)據(jù)的獲得可以采用兩次元 件例化得到： U1:divide1 port map 畢業(yè)設(shè)計（論文） 數(shù)字電壓表 15 (denom=” 000001010” ,numer=value,quotient=remain_value,remain=data0)。 U2:divide1 port map (denom=” 000001010” ,numer=remain_value,quotient=data2,remain=data1)。 查表法進行數(shù)據(jù)處理模塊的設(shè)計 若采用查表法進行數(shù)據(jù)處理模塊的設(shè)計，可以減少 FPGA 邏輯單元的資源占用率，利用FPGA 內(nèi)部的 ROM 空間進行表格數(shù)據(jù)的存儲。若數(shù)據(jù)的存儲采用表 21所示的存儲方式，低端地址 00H～ 1F 存儲高四位對應(yīng)的電壓值，高端地址 20H～ 3F 低四位對應(yīng)的電壓值，且每個電壓值占用 2個字節(jié)，以 BCD 碼的形式存儲，則 ROM 中得初始化數(shù)據(jù)如圖 26所示。 Addr +0 +1 +2 +3 +4 +5 +6 +7 00 00 00 00 32 00 64 00 96 08 01 28 01 60 01 92 02 24 10 02 56 02 88 03 20 03 52 18 03 84 04 16 04 48 04 80 20 00 00 00 02 00 04 00 06 28 00 08 00 10 00 12 00 14 30 00 16 00 18 00 20 00 22 38 00 24 00 26 00 28 00 30 圖 26 ROM 初始化數(shù)據(jù) 通過在 QuartusII 下調(diào)用 megafunctionstorage 下的 LPMROM 宏函數(shù)，生成一個 64 8位大小的 ROM,在 VHDL 程序中采用元件例化的方法調(diào)用該 ROM 即可。本設(shè)計生成的 ROM 模塊的外部端口如下： ponent lpm_rom0 port ( address:in std_logic_vector(5 downto 0)。 clock :in std_logic。 q :out std_logic_vector(7downto 0) )。 end ponent。 若轉(zhuǎn)換數(shù)據(jù)的高四位和低四位對應(yīng)的電壓值的 BCD 碼分別用 data_h 和 data_l 表示，則其值可以通過如下的元件例化獲得： U0:lpm_rom0 port map(address=address_l,clock=qclk,q=data_l(15 downto 8))。 U1:lpm_rom0 port map(address=address_l+1,clock=qclk,q=data_l(7 downto 畢業(yè)設(shè)計（論文） 數(shù)字電壓表 16 0))。 U2:lpm_rom0 port map(address=address_h,clock=qclk,q=data_h(15 downto 8))。 U3:lpm_rom0 port map(address=address_h+1,clock=qclk,q=data_h(7 downto 0))。 由表 21 和圖 24 可知，由于每個電壓值的 BCD 碼占用了 2 個字節(jié)，所以高四位電壓值的地址 address_h 應(yīng)為轉(zhuǎn)換數(shù)據(jù)的高四位乘以 2，低四位電壓值的地址 address_l 應(yīng)為轉(zhuǎn)換數(shù)據(jù)的低四位乘以 2，再加上偏移量 20H。 最終的電壓值 data_sum 應(yīng)為： data_sum=data_l+data_h,此電壓值需要進行 BCD 碼的調(diào)整，轉(zhuǎn)換原理如 節(jié)關(guān)于查表法原理的論述：大于 9的四位二進制碼加 6 調(diào)整為對應(yīng)的BCD 碼。程序設(shè)計時可從低 四位到高四位進行調(diào)整 。程序流程如圖 27所示。 D a t a _ s u m ( 3 d o w n t o 0 ) ” 1 0 0 1 ”V o l t a g e ( 3 d o w n t o 0 ) = d a t a _ s u m ( 3 d o w n t o 0 ) + ” 0 1 1 0 ” 。D a t a _ s u m ( 7 d o w n t o 4 ) = ” 1 0 0 1 ”V o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m ( 7 d o w n t o 4 ) + ” 0 1 1 0 ” + 1 。D a t a _ s u m ( 1 1 d o w n t o 8 ) = ” 1 0 0 1 ”V o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + ” 0 1 1 0 ” + 1 。V o l t a g e ( 3 d o w n t o 0 ) = d a t a _ s u m ( 3 d o w n t o 0 ) 。V o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m ( 7 d o w n t o 4 ) + 1 。V o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + 1 。D a t a _ s u m ( 7 d o w n t o 4 ) ” 1 0 0 1 ”V o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m ( 7 d o w n t o 4 ) + ” 0 1 1 0 ” 。D a t a _ s u m ( 1 1 d o w n t o 8 ) = ” 1 0 0 1 ”V o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + ” 0 1 1 0 ” + 1 。V o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m ( 7 d o w n t o 4 ) 。V o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + 1 。D a t a _ s u m ( 1 1 d o w n t o 8 ) ” 1 0 0 1 ”V o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + ” 0 1 1 0 ” 。V o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) 。e n d開 始YYYNNNYYNNYN 圖 27 BCD 碼處理程序流程圖 畢業(yè)設(shè)計（論文） 數(shù)字電壓表 17 顯示模塊的設(shè)計 本模塊的任務(wù)是把數(shù)據(jù)處理模塊處理得到的 BCD 碼轉(zhuǎn)換成能被數(shù)碼管識別的段碼。 3 位電壓值需要 3 個 LED 數(shù)碼管顯示，為了節(jié)省資源，采用動態(tài)掃描顯示方式，掃描始終由系統(tǒng)時鐘 clk 提供，其頻率應(yīng)大于 100Hz,否則會有閃爍現(xiàn)象。動態(tài)掃描現(xiàn)象的流程圖如圖 35所示，在 100Hz 時鐘信號的作用下，當(dāng)掃面信號 scan=00 0 100 時，分別將個 位、十位、百位數(shù)據(jù)送給 hexd,再根據(jù) hexd 的具體取值將對應(yīng)的段碼送 LED 數(shù)碼管，從而實現(xiàn)數(shù)據(jù)的顯示。 S c a n = ” 0 0 1 ”H e x d = 個 位S c a n = ” 0 1 0 ”H e x d = 十 位S c a n = ” 1 0 0 ”H e x d = 百 位 圖 28 動態(tài)掃描顯示的狀態(tài)流程圖 畢業(yè)設(shè)計（論文） 數(shù)字電壓表 18 第三章 系統(tǒng)調(diào)試與性能分析 仿真波形 由于 電路的設(shè)計涉及外部接口電路，對 ADC0804 的控制及數(shù)據(jù)的讀取，此部分的調(diào)試必須將程序下載后才能進行，因此仿真時可以將程序稍作改動，直接給出模數(shù)轉(zhuǎn)換后的數(shù)據(jù)，看顯示數(shù)據(jù)是否正確以及 ADC0804 控制信號的時序是否正確即可。 （ 1） ADC0804 控制信號時序仿真。從仿真波形圖 31中可以看出， ADC0804 的控制信號的波形滿足其工作時序要求： CS/=WR/=0， RD/=1，啟動 ADC0804 進行模數(shù)轉(zhuǎn)換工作； CS/=WR/=RD/=1， ADC0804 進行轉(zhuǎn)換動作， int 下降沿表示轉(zhuǎn)換完成，進入下一狀態(tài)； CS/=RD/=0,WR/=1，請求讀取轉(zhuǎn)換后數(shù)據(jù)；讀取數(shù)據(jù)線 DB0～ DB7 上的數(shù)據(jù)，置 CS/=WR/=RD/=1。 圖 31 ADC