【正文】 ................ 6 、課題主要研究內(nèi)容和設(shè)計要求 ............................. 7 第二章 超大規(guī)模集成電路設(shè)計介紹 ................................ 7 、引言 .................................................. 7 、 EDA 技術(shù)的含義及特點 .............................. 8 、 EDA 技術(shù)的主要內(nèi)容 ................................ 8 、可編程邏輯器件 FPGA .................................... 9 、硬件描述語言（ HDL） ................................... 11 、 VHDL 簡介 ....................................... 11 、 VHDL 的主要特點 .................................. 12 、 VHDL 語言的優(yōu)勢 .................................. 12 、軟件開發(fā)工具 ......................................... 14 第三章 DDS 工作原理和主要特點 ................................ 14 、 DDS 的基本工作原理 .................................... 15 、 DDS 采樣量化 ..................................... 15 、 DDS 的基本參數(shù)推導 ............................... 17 、 DDS 的主要特點 ........................................ 18 、 DDS 建模 ............................................. 18 第四章 用 VHDL 來編程實現(xiàn)和仿真 ............................... 20 、 VHDL 編程實現(xiàn) ......................................... 20 、頻率控制字的生成模塊 ............................. 20 、頻率控制字的 VHDL 實現(xiàn)程序 ........................ 21 、 32 位加法器的生成模塊 ............................ 21 、 32 位加法器的宏模塊 .............................. 22 、 32 位寄存器的生成模塊及 VHDL 實現(xiàn)程序 ............... 22 、存放波表 Rom 的生成模塊及宏模塊 .................... 23 、整體模塊設(shè)計 .................................... 24 、用 Quartus Ⅱ進行 DDS 仿真 .............................. 24 、 Quartus Ⅱ軟件簡介 ............................... 25 、用 Quartus Ⅱ的仿真步驟和圖像 ..................... 26 、注意事項 ........................................ 29 第五章 結(jié)束語 .............................................. 30 、總結(jié) ................................................. 30 、參考文獻 ............................................. 31 4 、致謝 ................................................. 32 、附錄 ................................................. 32 第一章 緒論 、 DDS 引言 頻率合成技術(shù)是將一個（或多個）基準頻率變換成另一個（或多個）合乎質(zhì)量要求的所需頻率的技術(shù)。直接數(shù)字頻率合成 (Direct Digital Frequen2cy Synthesis ,DDS)是把一系列數(shù)據(jù)量形式的信號通過 D/ A 轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號合成技術(shù)。由于 FPGA 的可編程性 ,使得修改和優(yōu)化DDS 的功能非?？旖?。本文分析了 DDS 的設(shè)計原理，基于 VHDL 語言進行系統(tǒng)建模等，同時利用 Quartus Ⅱ編譯平臺完成一個具體 DDS芯片的設(shè)計，詳細闡述了基于 VHDL 編程的 DDS 設(shè)計方法步驟。 1 Yibin University 電子信息科學與技術(shù)專業(yè) 本科生 EDA 設(shè)計報告 題 目 基于 FPGA 的 DDS 仿真與設(shè)計 專 業(yè) 電子信息科學與技術(shù) 2 基于 FPGA 的 DDS 仿真與設(shè)計 摘要 ： 本文論述了直接數(shù)字頻率合成技術(shù)（ DDS）的信號發(fā)生器的設(shè)計與實現(xiàn)。本設(shè)計是以 DDS 芯片 Cyclone Ⅱ： EP2C5T144C8 為頻率合成器的函數(shù)信號發(fā)生器。 利用Altera 公司的 Quartus Ⅱ 開發(fā)軟件 ,完成 DDS 核心部分即相位累加器和 RAM 查找表的設(shè)計 ,可得到相位連續(xù)、頻率可變的信號， 并通過單片機配置 FPGA 的 E^2 PROM 完成對 DDS 硬件的下載 ,最后完成每個模塊與系統(tǒng)的時序仿真。 關(guān)鍵字： DDS， Quartus Ⅱ， FPGA 中圖分類號： TN 引言： 隨著現(xiàn)代電子技術(shù)的不斷發(fā)展 ,在通信系統(tǒng)中往往需要在一定頻 率范圍內(nèi)提供一系列穩(wěn)定和準確的頻率信號 ,一般的振蕩器己不能滿足要求 ,這就需要頻率合成技術(shù)。目前在高頻領(lǐng)域中 ,利用FPGA 來設(shè)計符合自己需要的 DDS 系統(tǒng)就是一個很好的解決方法。在通信、雷達、導航、電子偵察、干擾等眾多領(lǐng)域 都有應(yīng)用。這是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)。 、直接數(shù)字合成器的概念及其發(fā)展 隨著通 信、數(shù)字電視、衛(wèi)星定位、航空航天和遙控遙測技術(shù)的不斷發(fā)展，對頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率個數(shù)的要求越來越高。用 VHDL 語言對 DDS進行功能描述，方便在不同的實現(xiàn)方式下移植和修改參數(shù)，因而逐步成為 DDS 設(shè)計主流，而且在 Alter 公司開發(fā)的 Maxplus2 中，不僅提供了方便的 VHDL 編譯和綜合平臺，還集成了可供程序?qū)?yīng)下載的FPGA 器件等大量芯片，大大縮短了 DDS 的設(shè)計和開發(fā)周期。 、 DDS 技術(shù)在國內(nèi)研究狀況及其發(fā)展趨勢 頻率合成器的技術(shù)復(fù)雜度很高，經(jīng)過了直接合成 模擬頻率綜合器、鎖相式頻率綜合器、直接數(shù)字式頻率綜合器（ DDS）三個發(fā)展階段。鎖相式頻