【正文】 作為通用處理器或 DSP 軟件處理的硬件協(xié)處理器，能夠增強功能，改善吞吐量，減小 系統(tǒng)成本和降低系統(tǒng)功率。因為不同的標準有不同的碼片 /比特速率，對 SDR 應(yīng)用需要非整數(shù)采樣率，把采樣數(shù)轉(zhuǎn)換為任何標準基本碼片 /比特速率的整數(shù)倍。 數(shù)字下變頻器 在接收器側(cè)，數(shù)字 IF 技術(shù)可以對 IF 信號進行采樣，在數(shù)字域執(zhí)行信道化和采樣率轉(zhuǎn)換。這些 DSP 塊中的乘法器可以在很高的時鐘速率下運行，可以有效地分時實現(xiàn)復(fù)數(shù)乘法。這對PA 的線性度有嚴格的要求。對多波形標準，在 FPGA 中實現(xiàn)的波峰系數(shù)削減技術(shù)是一種降低功放成本和復(fù)雜度的合算的方式。 波峰系數(shù)削減 3G 基于 CDMA 的系統(tǒng)和多載波系統(tǒng)如正交頻分復(fù)用（ OFDM） 的信號具有很高的峰平比（波峰系數(shù)）。數(shù)控振蕩器核也能夠產(chǎn)生多種架構(gòu)，它們具有超過 115db 無寄生動態(tài)范圍和非常的高性能。 在數(shù)字上變頻中，輸入數(shù)據(jù)在用可調(diào)的載波頻率進行正交調(diào)制之前經(jīng)過基帶濾波和插值。這項技術(shù)為上變頻器提供了全定制的前端，容許信道化的高帶寬輸入數(shù)據(jù) 。 FPGA 提供了一種高度 靈活和集成的平臺，在這之上以合理的功率實現(xiàn)大計算量的數(shù)字 IF 功能，這在便攜系統(tǒng)中是一個關(guān)鍵的因素。圖 1 是一個框圖，其中 FPGA 能夠通過 IP 功能如 Turbo 編碼器、 ReedSolomon 編碼器、符號交織器、符號映射器和 IFFT，很容易地重配置支持WCDMA/HSPDA 或 標準的基帶發(fā)送功能。 基帶部件也需要足夠靈活讓所需的 SDR 功能支持在同一種標準增強版本之間的移植，并能夠支持完全不同的標準。 FPGA 可以作為協(xié)處理器同 DSP 和通用處理相連，這樣具有更高的系統(tǒng)性能和更低的系統(tǒng)成本。在這類應(yīng)用中，處理器處理系統(tǒng)控制和配置功能，而 FPGA 實現(xiàn)大計算量的信號處理數(shù)據(jù)通道和控制，讓系統(tǒng)延遲最小。一些更復(fù)雜的波形所需的計算能力在標準處理器上是每秒數(shù)百萬條指令（ MIPS），或者如果在 FPGA 實現(xiàn)是數(shù)千個邏輯單元。基帶信號處理器件需要巨大的處理帶寬，以支持這些技術(shù)中大計算量的算法。支持基帶和中頻處理的能力增加了系統(tǒng)靈活性，同時減小了制造成本。 SDR 成為商用流行的主要原因之一是它能夠?qū)Χ喾N波形進行基帶處理和數(shù)字中頻（ IF）處理。 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) Altera 中文資料 FPGA 在軟件無線電中的應(yīng)用 介紹 軟件無線電（ SDR）是具有可重配置硬件平臺的無線設(shè)備，可以跨多種通信標準。它們因為更低的成本、更大的靈活性和更高的性能，迅速稱為軍事、公共安全和商用無線領(lǐng)域的事實標準。 IF 處理將數(shù)字信號處理的領(lǐng)域從基帶擴展到 RF。 基帶處理 無線標準不斷地發(fā)展，通過先進的基帶處理技術(shù)如自適應(yīng)調(diào)制編碼、空時 編碼（ STC）、波束賦形和多入多出（ MIMO）天線技術(shù)，支持更高的數(shù)據(jù)速率。例如，美國軍事聯(lián)合戰(zhàn)術(shù)無線系統(tǒng)（ JTRS）定義了軍事無線中 20 多種不同的無線波形。 協(xié)處理器特性 SDR 基帶處理通常需要處理器和 FPGA。當需 要從一種標準切換至另一種標準時，處理器能夠動態(tài)地在軟件的主要部分間切換，而 FPGA 能夠根據(jù)需要完全重新配置，實現(xiàn)特定標準的數(shù)據(jù)通道。自由地選擇在哪實現(xiàn)基帶處理算法為實現(xiàn) SDR 算法提供了另一種方式的靈活性?？删幊踢壿嫿Y(jié)合軟核處理器和 IP，具有了提供在 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 現(xiàn)場遠程升級的能力。 圖 1. 兩種無線信號的 SDR基帶數(shù)據(jù)通道重配置例子 數(shù)字 IF 處理 數(shù)字頻率變化具有比傳統(tǒng)模擬無線處理方式更高的性能。能夠在 FPGA 實現(xiàn)的 IF 功能包括數(shù)字上變頻器（ DUC）和下變頻器（ DDC），以及數(shù)字預(yù)畸變（ DPD）和波峰系數(shù)削減（ CFR），幫助降低功放的成本和功率（見圖 2） 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 1. DUC:數(shù)字上變頻器 2. CFR: 波峰系數(shù) 削減 3. DPD: 數(shù)字預(yù)畸變 4. DDC: 數(shù)字下變頻器 5. PA: 功放 6. LNA: 低噪放 圖 2. 在 SDR架構(gòu)中中頻處理單元例子 數(shù)字上變頻器 數(shù)字格式（在基帶處理單元和上變頻器之間一般需要）可以順利地加到上變頻器的前端。定制邏輯或軟核嵌入式處理器可用來控制上變頻器和 FPGA 中實現(xiàn)的基帶處理單元之間的接口。為了實現(xiàn)插值基帶有限沖激響應(yīng)（ FIR）濾波器，必須在速度面積之間進行權(quán)衡為特定的標準獲得優(yōu)化的固定或自適應(yīng)架構(gòu)。根據(jù)支持的頻率分配數(shù)量， 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 在 FPGA 中可以很容易地例化多個上變頻器。這樣的信號會極大地降低基站中功放的效率。 數(shù)字預(yù)畸變 高速移動數(shù)據(jù)傳輸采用非恒包絡(luò)調(diào)制技術(shù)如 QPSK 和正交幅度調(diào)制（ QAM）。 DPD 線性化技術(shù)，包括查找表和多項式方式都可以有效地在包含 DSP 塊的 FPGA 中實現(xiàn)。當 SDR 基站中使用 FPGA 時， FPGA 可以為特定的標準重配置來實現(xiàn)合 適的 DPD 算法，有效地線性化 PA。使用降采樣技術(shù)，高頻 IF 信號（同時 100MHz 以上）可以被量化。 結(jié)論 FPGA 提供了通用的計算結(jié)構(gòu)，非常適合于軟件無線電中基帶和 IF 數(shù)字處理的需要。 作者： Joel A. Seely Technical Marketing Manager Automotive, Industrial and Military Business Unit Altera Corporation 采用編譯增強技術(shù)，提高高密度 FPGA 設(shè)計工作效率 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 中國最龐大的下資料庫 (整理 . 版權(quán)歸原作者所有 ) 現(xiàn)場可編程門陣列（ FPGA）體系創(chuàng)新以及向 90nm 工藝技術(shù)的過渡顯著提高了FPGA 的密度和性能。但是，由于 FPGA 設(shè)計規(guī)模越來越大、越來越復(fù)雜，為了能夠抓住稍縱即逝的市場機會，設(shè)計人員必需盡快完成其設(shè)計。 Altera Quartus174。 編譯增強優(yōu)勢 現(xiàn)在的一個高級 FPGA 標準編