【正文】 從芯片外部加載配置數(shù)據(jù)。其中 FPGA 的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定。 FPGA 兼容了 MPGA 和 PLD 兩者的優(yōu)點，因而具有更高的集成度、更強的邏輯實現(xiàn)能力和更好的設(shè)計靈活性。目前常用的可編程邏輯器件從結(jié)構(gòu)上可劃分為兩大類： CPLD 和現(xiàn)場可編程門陣列 FPGA。它是大規(guī)模集成電路技術(shù)飛速發(fā)展與計算機輔 13 助設(shè)計、計算機輔助生產(chǎn)和計算機輔助測試相結(jié)合的一種產(chǎn)物，是現(xiàn)代數(shù)字系統(tǒng)向超高集成度、超低功耗、超小封裝和專用化方向發(fā)展的重要基礎(chǔ) 。大規(guī)?？删幊踢壿嬈骷?CPLD 和 FPGA 是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路（ ASIC）。 FLEX10K系列芯片性能介紹 隨著電子技術(shù)的發(fā)展，電子系統(tǒng)的設(shè)計方法也發(fā)生了很大的變化。但 RAM、定時器、計數(shù)器、串口和中斷系統(tǒng)仍在工作。 此外， AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。 ⑷ 芯片擦除： 整個 EPROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持 ALE管腳處于低電平 10ms 來完成。如采用外部時鐘源驅(qū)動器件， XTAL2 應(yīng)不接。該反向放大器可以配置為片內(nèi)振蕩器。 XTAL2: 來自反向振蕩器的輸出。注意加密方式為 1 時， 將內(nèi)部鎖定為 RESET；當(dāng) 端保持高電平時，將從內(nèi)部程序存儲器讀取指令碼，只有當(dāng)程序計數(shù)器 PC 大于內(nèi)部程序存儲器地址空間時，才從外部程序存儲器讀取指令碼，因此 12 在沒有內(nèi)部 ROM 或不適用內(nèi)部 ROM 的系統(tǒng)中， /VPP 引腳一律接地。 EA/VPP: 外部程序存儲選擇信號，輸入，低電平有效。在由外部程序存儲器取指期間，每個機器周期兩次 PSEN 有效。 ALE/PROG: 當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。 RST: 復(fù)位輸入。 P3 口也可作為 AT89C51 的一些特殊功能。 P3 口： P3 口管腳是八個帶內(nèi)部上拉電阻的雙向 I/O 口，可驅(qū)動 4 個 TTL 門電流。 P1 口當(dāng)用作外部程序存儲器或外部數(shù)據(jù)存儲器進(jìn)行存取時， P2 口輸出 16 位地址的高八位。 P2 口： P2 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/0 口， P2 口緩沖器可驅(qū)動 4 個TTL 門電流，當(dāng) P2 口被寫‘ 1 ’時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。 P1 口管腳寫入‘ 1’后，被內(nèi)部上拉為高，可用作輸入。在快閃編程時， P0 口輸入，當(dāng)快閃進(jìn)行校驗時， P0 口輸出，此時 P0 外部必須被拉至高電平。當(dāng) P1 口的管腳輸入數(shù)據(jù)時，應(yīng)先把口置‘ 1’。由于將多功能 8 位CPU和快閃存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 9 第三章 主要芯片及設(shè)計工具簡介 主要芯片性能介紹 AT89C51 單片機性能介紹 圖 31 AT89C51 引腳圖 AT89C51是一個內(nèi)含 4K字節(jié)可編程可擦除的快閃存儲器 (Flash Memory)和 128個字 節(jié) RAM，低電壓，高性能 CMOS 結(jié)構(gòu)的 8 位單片機。 固 定 功 能 元 件電 子 系 統(tǒng)電 路 板 的 設(shè) 計電 子 系 統(tǒng)芯 片 設(shè) 計可 編 程 器 件 圖 22（ a）傳統(tǒng)設(shè)計方法 （ b）基于芯片設(shè)計方法 可編程邏輯器件和 EDA 技術(shù)給今天的硬件系統(tǒng)設(shè)計者提供了強有力的工具，使得電子系統(tǒng)的設(shè)計方法發(fā)生了質(zhì)的變化。同時，基于芯片的設(shè)計可以減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗。新的設(shè)計方法能夠由設(shè)計者定義器件的內(nèi)部邏輯，將原來由電路板設(shè)計完成的大部分工作放在芯片的設(shè)計中進(jìn)行。傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計只能對電路板進(jìn)行設(shè)計，通過設(shè)計電路板來實現(xiàn)系統(tǒng)功能。 7 等精度數(shù)字頻率計的設(shè)計方法 電子系統(tǒng)的設(shè)計方法 現(xiàn)代電子系統(tǒng)一般由模擬子系統(tǒng)、數(shù)字子系統(tǒng)和微處理器子系統(tǒng)三大部分組成。當(dāng) Tpr 秒后，預(yù)置門控信號 CL 被單片機置為低電平，但此時兩個計數(shù)器仍沒有停止計數(shù)，一直等到隨后而至的被測信號的上升沿到來時，才通過 D 觸發(fā)器將把這兩個計數(shù)器同時關(guān)閉。 然后由單片機發(fā)出允許測頻命令，即令預(yù)置門控信號 CL 為高電平，這時 D 觸發(fā)器要一直等到被測信號的上升沿通過時 Q 端才被置 1，與此同時，將同時啟動計數(shù)器 BZH和 TF，進(jìn)入“計數(shù)允許周期”。測頻原理說明如下： 測頻開始前，首先發(fā)出一個清零信號 CLR，使兩個計數(shù)器和 D 觸發(fā)器置零，同時通過信號 ENA 禁止兩個計數(shù)器計數(shù)。 BZH 和 TF 模塊是兩個可控的 32位高速計數(shù)器， BENA 和 ENA 分別是它們的計數(shù)允許信號端，高電平有效。其原理圖如圖 所示。 本課題測頻原理為等精度測頻原理 [5]，下面就等精度測頻原理進(jìn)行具體敘述。設(shè) T 為被測周期， Ts 為時 5 標(biāo)，在 Tx 時間計數(shù)值為 N，可以根據(jù)以下公式來算得被測信號周期： *Tx N Ts? (22) 此種方法，被測信號頻率越高，測量誤差越大?？梢园杨l率測量范圍分為多個頻段，使用倍頻技術(shù)，根據(jù)頻段設(shè)置倍頻系數(shù)將經(jīng)整形的低頻信號進(jìn)行倍頻后進(jìn)行測量，高頻段則進(jìn)行直接測量。這種方法在一定程度上可以彌補方法⑴的不足，電路實現(xiàn)較為復(fù)雜。 ⑵ 組合法 直接測量周期法在低頻段精度高。設(shè)計數(shù)器的值為 N， 由頻率定義可以計算得到被測信號頻率為： /F NT? （ 21） 經(jīng)分析，此種測量在低頻段的相對測量誤差較大。 本文分 6 章介紹了基于 FPGA 和單片機的等精度數(shù)字頻率計的設(shè)計原理、設(shè)計方法、開發(fā)步驟，并且對頻率計的測量結(jié)果和實際輸入頻率進(jìn)行比較，分析了本設(shè)計影響測量精度的主要因素。 ⑷ 完成了頻率計的系統(tǒng)硬件電路的設(shè)計，同時完成了基于數(shù)字硬件電路設(shè)計平臺Max+plusⅡ的 FPGA 硬件電路設(shè)計， FPGA 模塊用來完成高速計數(shù)器的功能；單片機完成測試控制、數(shù)據(jù)處理等功能，并對整個系統(tǒng)進(jìn)行總體控制。在 FPGA 和單片機的基礎(chǔ)上采用等精度的測量方法，實現(xiàn)了高精度的頻率、周期、脈寬和占空比的測量。 本設(shè)計的主要工作包括以下幾項內(nèi)容： ⑴ 簡述了當(dāng)今頻率計的發(fā)展?fàn)顩r，對幾種常用的測頻方法進(jìn)行了介紹和對比。等精度測量方法不但具有較高的精度，而且在整個頻率域保持恒定的測量精度。 本設(shè)計主要論述了利用 FPGA 進(jìn)行測 頻計數(shù)，單片機實施控制，實現(xiàn)多功能頻率計的過程， 使得頻率計具有了測量精度高、功能豐富、控制靈活等特點。 論文 所做的工作與研究內(nèi)容 隨著 EDA（ Electronics Design Automation）技術(shù)的發(fā)展和可編程邏輯器件的廣泛應(yīng)用，傳統(tǒng)的自下而上的數(shù)字 電路設(shè)計方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。因此， FPGA 的使用非 常靈活。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此 FPGA 能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 隨著 EDA 技術(shù)的發(fā)展，現(xiàn)代頻率計的設(shè)計多采用基于 FPGA 芯片的方法來實現(xiàn)頻率計的設(shè)計，即通過 VHDL(Very High Speed Integrated Circuit Hardware Description Language)硬件描述語言的設(shè)計，用 FPGA 來實現(xiàn)。 以 MSC51 系列單片機為核心的頻率計設(shè)計，較分離元件搭接而成的頻率計改善了性能、提高了可靠性，并可以采用軟件實 現(xiàn)各種頻率測量方法 [3]。 頻率計的發(fā)展概況 傳統(tǒng)的數(shù)字頻率計可以通過普通的硬件電路組合來實現(xiàn)，一般由分離元件搭接而成，其開發(fā)過程、調(diào)試過程十分繁瑣，而且由于電子器件之間的互相干擾，影響頻率計 2 的精度，體積較大，已不適應(yīng)電子設(shè)計的發(fā)展要求 [1] [2]。此外，系統(tǒng)芯片（ SCO）的發(fā)展也要求其包含頻率測量的功能，所以用 FPGA實現(xiàn)數(shù)字頻率計也是實現(xiàn)系統(tǒng)芯片的前提條件。隨著新型可編程邏輯器件 FPGA 技 術(shù)的發(fā)展，能夠?qū)⒋罅康倪壿嫻δ芗稍趩蝹€器件中，F(xiàn)PGA 根據(jù)不同的需要所提供的門數(shù)可以從幾百萬到上百萬門，從根本上解決了單片機的先天性不足。 傳統(tǒng)的數(shù)字頻率計一般由分離元件搭接而成，其測量范圍、測量精度和測量速度都受到很大的限制。在被測信號中，較多的是模擬和數(shù)字開關(guān)信號，此外還經(jīng)常遇到以頻率為參數(shù)的測量信號，例如流量、轉(zhuǎn)速、晶壓力傳感器以及經(jīng)過參變量―頻率轉(zhuǎn)換后的信號等等。 Cymometer。 AT89C51 flexible software programming in C language accessibility. The design which binated AT89C51 control flexibility and FPGA Field Programmable Phase not only greatly shortens the development cycle time, but also makes the system have the advantages of pact, small size, high reliability, Measuring frequency range, the higher precision. Key words: EDA technology。 a field programmable logic device FPGA and chip FLEX EPF10K20RC2084 pleted logic controling and counting function. This paper discusses in detail the accuracy of the figures such as the frequency in frequency measurement principle, hardware circuit ponents, design and microcontroller software design. Circuit includes hardware keyboard control module, module and measurement module keyboard module of six keys choice, it not only pletes the functional test frequency but also pletes the cycle, pulse width, duty cycle measurement function of choice。本設(shè)計將 AT89C51 單片機的控制靈活性和 FPGA芯片的現(xiàn)場可編程性相結(jié)合，不但大大縮短了開發(fā)研制周期，而且使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、可靠性高、測頻范圍寬、精度高等優(yōu)點 。 本文詳細(xì)論述了等精度數(shù)字頻率計的測頻原理、硬件電路的組成、設(shè)計和單片機軟件編程設(shè)計、系統(tǒng) 的誤差分析。 題 目： 基于單片機與 FPGA 的等精度頻率計的設(shè)計 單片機部分 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） I 基于單片機與 FPGA的等精度頻率計的設(shè)計 單片機部分 摘 要 本設(shè)計 課題為基于單片機與 FPGA 的等精度頻率計的設(shè)計。本 設(shè)計 以 AT89C51 單片機作為系統(tǒng)的主控部件，實現(xiàn)整個電路的信號控制、數(shù)據(jù)運算處理等功能；一片現(xiàn)場可編程邏輯器件 FPGA 芯片 FLEX EPF10K20RC2084 完成各種時序邏輯控制、計數(shù)功能。其中硬件電路包括鍵盤控 制模塊、顯示模塊和測量模塊，鍵盤模塊采用獨立式的鍵盤，實現(xiàn)了 測頻功能 ，還實現(xiàn)了 周期、脈寬、占空比測量等功能的選擇；顯示模塊采用靜態(tài)顯示方式，因此電路結(jié)構(gòu)簡單，顯示方便； AT89C51 單片機的軟件編程采用靈活易讀的 C 語言。 關(guān)鍵詞： EDA 技術(shù) ； 單片機 ； 頻率計 ； FPGA 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） II Based on the MCU and FPGA such as the frequency accuracy of design SCM part Abstract The design issues for the frequency of such as the frequency accuracy of design which based on the MCU and FPGA. In the design AT89C51 as a main ponent, pleted the whole circuit’ s signal control, the data processing functions and so on。 Module static display mode made the circuit simple, and convention