【正文】 7 4 搶答器各部分的設(shè)計(jì)描述及仿真波形 搶答鑒別、計(jì)分和報(bào)警模塊的設(shè)計(jì) 搶答鑒別模塊設(shè)計(jì) 在這個(gè)模塊中主要實(shí)現(xiàn)搶答過程中的搶的功能，并且能夠?qū)崿F(xiàn)當(dāng)有一路搶答按鍵按下時(shí)，該路搶答信號(hào)將其余各按鍵信號(hào)封鎖的功能。 當(dāng)設(shè)計(jì)文件的方針通過后，就可以將變異輸出的配置文件下載到項(xiàng)目辦上了。 驗(yàn)證是設(shè)計(jì)中的一個(gè)重要環(huán)節(jié)，而邏輯模擬 仿真則是最常用的驗(yàn)證手段。 仿真設(shè)計(jì)項(xiàng)目：當(dāng)一個(gè)設(shè)計(jì)項(xiàng)目完成編譯以后，如果不對(duì)、驗(yàn)證正 確與否，就直接下載到項(xiàng)目器件中的話，其結(jié)果是無法預(yù)知的。編譯過程包括分析與綜合、適配、編程和時(shí)序分析 4 個(gè)環(huán)節(jié)。對(duì)于事先完成輸入編輯的設(shè)計(jì)文件，也可在創(chuàng)建工程項(xiàng)目文件時(shí)予以添加，也可在 集成開發(fā)環(huán)境中選擇 FileOpen，打 開和編輯選中的設(shè)計(jì)文件。 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 6 輸入的設(shè)計(jì)過程一般為創(chuàng)建工程、輸入文件、項(xiàng)目編譯、波形仿真、項(xiàng)目校驗(yàn)和編程下載等幾個(gè)步驟。 統(tǒng)設(shè)計(jì)提供了一個(gè)完整的設(shè)計(jì)環(huán)境。含有工作組計(jì)算、集成邏輯分析儀、EDA工具集成、多過程支持、增強(qiáng)重編譯和 IP集成等特性。 由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語言，因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享，從而減小硬件電路設(shè)計(jì)的工作量，縮短開發(fā)周期。在設(shè)計(jì)過程中，設(shè)計(jì)人員可以建立各種可再次利用的模塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加。當(dāng)硬件電路的設(shè)計(jì)描述完成以后， VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)。 （ 4） VHDL 語言的設(shè)計(jì)描述與器件無關(guān) 采用 VHDL 語言描述硬件電路時(shí)，設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。 VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來較大的自由度。同時(shí)， VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。 VHDL 語言設(shè)計(jì)方法靈活多樣，既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法； 既支持模塊化設(shè)計(jì)方法，也支持層次化設(shè)計(jì)方法。同時(shí)，它還具有多層次的電路設(shè)計(jì)描述功能。 VHDL 語言能夠成為標(biāo)準(zhǔn)化的硬件描述語言并獲得廣泛應(yīng)用，它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點(diǎn)。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的 計(jì)算機(jī)高級(jí)語言。 1987 年底， VHDL 被 IEEE 和 美國國防部 確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。目前， IEEE 又推出了一種新標(biāo)準(zhǔn)，將 VHDL 語言的描述能力從數(shù)字電路擴(kuò)展到模擬電路及數(shù)模混合電路的設(shè)計(jì)，這使得 VHDL 語言的應(yīng)用范圍更加廣泛。除了含有許多具有硬件特征的語句外， VHDL 語言的句法、語言形式和描述風(fēng)格十分類似于一般的計(jì)算機(jī)高級(jí)語言，是目前硬件描述語言中應(yīng)用最為廣泛的一種。隨著系統(tǒng)復(fù)雜程度的增加，這些描述方法變得過于復(fù)雜，不便于使用。 EDA 技術(shù)不僅極大地提 高了系統(tǒng)的設(shè)計(jì)效率，而且使設(shè)計(jì)者擺脫了大量的輔助性工作，將精力值終于創(chuàng)造性的方案與概念的構(gòu)思上。本文所指的 EDA 技術(shù)，主要針對(duì)電子電路設(shè)計(jì)、 PCB 設(shè)計(jì)和 IC 設(shè)計(jì)。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。 現(xiàn)在對(duì) EDA 的概念或范疇用得很寬。 EDA 技術(shù)是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。 現(xiàn)在對(duì) EDA 的概念或范疇用得很寬。 EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了 EDA 技術(shù)的迅速發(fā)展。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如 CPLD、 FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。 在設(shè)計(jì)過程中，其他模塊的添加。 鎖存模塊：該電路的作用是當(dāng)?shù)谝粋€(gè)搶答者搶答后，對(duì)第一個(gè)搶答者的組別進(jìn)行鎖存并顯示在數(shù)碼管上，后面的搶答者信號(hào)全都無響應(yīng)，直到主持人按下復(fù)位鍵。 顯示報(bào)警模塊：就是把各個(gè)模塊的輸入的不同信號(hào)經(jīng)過譯碼成 BCD 碼然后 直接在數(shù)碼管上顯示，還可以加上蜂鳴器的聲音，更能給觀眾一個(gè)準(zhǔn)確、簡(jiǎn)明的數(shù)字。 以下幾章主要介紹搶答器的搶答鑒別、計(jì)分和報(bào)警功能的實(shí)現(xiàn)， VHDL 語言的特點(diǎn)及發(fā)展趨勢(shì)， 開發(fā)平臺(tái)的仿真等。而搶答 則要求參賽者做好充分準(zhǔn)備，由主持人宣讀完題目后，參賽者開始搶答，誰先按下按鈕，就由誰答題，但競(jìng)賽過程中很難準(zhǔn)確判斷出誰先按下按鍵，因此使用搶答器來完成這一功能是很有必要的。 在日常生活中，各種智力競(jìng)賽越來越多，而搶答器是必不可少的設(shè)備之一，答題時(shí)一般分為必答和搶答兩種。 VHDL III 目錄 1 緒論 .................................................................................................................... 1 2 總體設(shè)計(jì)方案 ..................................................................................................... 2 3 設(shè)計(jì)平臺(tái)的描述 ................................................................................................. 3 EDA 的概述 ........................................................................................................................ 3 VHDL 語言特點(diǎn)描述 ............................................................................................................ 4 設(shè)計(jì)平臺(tái) QUARTUSII 軟件的概述及工作原理 ......................................................... 5 4 搶答器各部分的設(shè)計(jì)描述及仿真波形 .............................................................. 7 搶答鑒別、計(jì)分和報(bào)警模塊的設(shè)計(jì) ................................................................................... 7 搶答鑒別模塊設(shè)計(jì) ...................................................................................................... 7 報(bào)警模塊設(shè)計(jì) .............................................................................................................. 8 計(jì)分模塊的設(shè)計(jì) .......................................................................................................... 9 其他模塊的設(shè)計(jì) ................................................................................................................. 10 譯碼模塊的設(shè)計(jì) ........................................................................................................ 10 定時(shí)模塊的設(shè)計(jì) ........................................................................................................ 10 動(dòng)態(tài)顯示模塊的設(shè)計(jì)： .............................................................................................. 12 5 總結(jié) ............................