【正文】 td_logic)。 //up1,up2,down2,down3,k1,k2,k3均與按鍵開(kāi)關(guān)相連 site:out std_logic_vector(3 downto 1)。 //up1,up2:是一層、二層的上升請(qǐng)求 use 。對(duì)每一個(gè)狀態(tài)分析其所有的可能。該模塊是整個(gè)程序的核心。如果提前開(kāi)門(mén)有效，則等待時(shí)間縮短，如果延時(shí)信號(hào)有效，則等待時(shí)間加長(zhǎng)。當(dāng)電梯處于上升狀態(tài)時(shí)，如果有上升請(qǐng)求的分控制器所在樓層數(shù)大于電梯所在的樓層數(shù)，當(dāng)電梯運(yùn)行到相應(yīng)的樓層數(shù)時(shí)，電梯開(kāi)門(mén)，讓有請(qǐng)求的乘客進(jìn)入電梯。電梯門(mén)打開(kāi)。 時(shí)序電路及電梯運(yùn)行時(shí)樓層變化和提前延時(shí)關(guān)門(mén)功能：根據(jù) ladd 狀態(tài)對(duì)所到達(dá)的樓層數(shù)信號(hào) lift 做相應(yīng)的增減。沒(méi)有上升下降請(qǐng)求時(shí)也為等待狀態(tài)。 Switch=1 ur=1 ur=0,dr=0 ur=0,dr=0 ur =1 Wait(等待 ) Upper(上升 ) Down（下降） 14 dr=1 ur=1 圖 2 電梯控制器的狀態(tài)轉(zhuǎn)換圖 當(dāng)電梯開(kāi)關(guān) switch 為“ 0”時(shí)，為等待狀態(tài)，狀態(tài) 指示信號(hào) ladd 為“ 00”。 電梯運(yùn)行狀態(tài)的判斷 分為 3 個(gè)狀態(tài) wait, upper, down。下降請(qǐng)求寄存器 drr 原理相似。當(dāng)電梯運(yùn)行到所在的樓層，在 time 等于“ 110”時(shí)給該位復(fù)位。 樓層請(qǐng)求寄存器的復(fù)位和置位。 //電梯運(yùn)行狀態(tài) end ladder 3 結(jié)構(gòu)體分為 3 個(gè)進(jìn)程，分別完成寄存器的置位復(fù)位、電梯運(yùn)行狀態(tài)判斷、時(shí)序電路及電梯運(yùn)行樓層變化和響應(yīng)提前延時(shí)請(qǐng)求。 //所選的樓層 up lift、 down lift : in std_logic_vector(3 down to 0)。由于控制器相對(duì)簡(jiǎn)單很多，所以主控制器是核心部分。電梯所在的樓層數(shù)通過(guò)譯碼器譯碼從而在樓層顯示器中顯示。 控制器的功能模塊如圖 1 所示，包括主控制器、分控制器、樓層選擇器、狀態(tài)顯示器、譯碼器和樓層顯示器。當(dāng)電梯處于下降模式時(shí)，則與上升模式相反。 （ 5）能記憶電梯內(nèi)外的所有請(qǐng)求信 號(hào)，并按照電梯運(yùn)行規(guī)則次序響應(yīng)，每個(gè)請(qǐng)求信號(hào)保留至執(zhí)行后消除。 （ 3）電梯每秒升（降）一層樓。 （ 1）每層電梯入口處設(shè)有上下請(qǐng)求開(kāi)關(guān)，電梯內(nèi)設(shè)有乘客到達(dá)層次的停站請(qǐng)求開(kāi)關(guān)。 11 在完成高層次仿真之后，軟件 工具可以進(jìn)人電路級(jí)仿真 .其間也可以人為地進(jìn)行多層次的修改和反饋 .最后軟件工具以圖形、文本等多種方式給出設(shè)計(jì)結(jié)果。 (5)在設(shè)計(jì)時(shí)就考慮到成果的測(cè)試與驗(yàn)證，在 EDA設(shè)計(jì)中一般需要四級(jí)驗(yàn)證 :功能驗(yàn)證、邏輯驗(yàn)證、時(shí)序驗(yàn)證和故障驗(yàn)證 .每一個(gè)設(shè)計(jì)過(guò)程都能產(chǎn)生出完整的測(cè)試代碼，為設(shè)計(jì)結(jié)果的測(cè)試檢驗(yàn)提供了極大的方便 .超級(jí)計(jì)算機(jī)的 C代碼 圖 22采用 EDA技術(shù)進(jìn)行設(shè)計(jì)的總體流程 10 圖 22采用 EDA技術(shù)進(jìn)行設(shè)計(jì)的總體流程 EDA技術(shù)依托于各類(lèi)通用的集成電路制造工藝和高性能的數(shù)字信號(hào)處理專(zhuān)用片，各種全定制、半定制 集成電路技術(shù)，使系統(tǒng)的設(shè)計(jì)考慮獨(dú)立于生產(chǎn)工藝成為現(xiàn)實(shí)，把設(shè)計(jì)人員從繁重的手工編程、印制板 (PCB)布線(xiàn)或系統(tǒng)測(cè)試 (聯(lián)調(diào) )等重復(fù)勞動(dòng)中解放出來(lái)，使他們集中精力于系統(tǒng)的概念設(shè)計(jì)和方案優(yōu)化上 .圖 11給出了采用 EDA技術(shù)進(jìn)行系統(tǒng)設(shè)計(jì)的總體流程 .從圖中可以看出， EDA技術(shù)為設(shè)計(jì)人 供了從算法描述、系統(tǒng)仿真、指標(biāo)優(yōu)化、電路仿真直到物理實(shí)現(xiàn)等各個(gè)層次的一整套集成設(shè)計(jì)工具和環(huán)境。設(shè)計(jì)本身與工藝脫離，最后的物理實(shí)現(xiàn)可以根據(jù)不同的需要采取多種方式來(lái)完成 . (2)采用自頂向下的設(shè)計(jì)流程和不同層次間的并行設(shè)計(jì)，以確保設(shè)計(jì)一次成功，而設(shè)計(jì)人員只要把精力集中在系統(tǒng)概念和方案的優(yōu)化上。當(dāng)今的 EDA技術(shù)是以系統(tǒng)級(jí)的仿真與綜合， VHDL語(yǔ)言描述，’自頂向下 (topdown)的設(shè)計(jì)方法，集成的并行設(shè)計(jì)環(huán)境，以及圖形化的編程方 式為特征的。并且由于電子技術(shù)領(lǐng)域本身各項(xiàng)關(guān)鍵技術(shù)和先進(jìn)工藝的迅速推廣使用，電子工程師用傳統(tǒng)的方法設(shè)計(jì)產(chǎn)品也將顯得力不從心，電子設(shè)計(jì)自動(dòng)化(Electronic DesignAutomationEDA)技術(shù)正是為了適應(yīng)這一需要而在近幾年中發(fā)展起來(lái)的全新的設(shè)計(jì)方法 . 電子設(shè)計(jì) 0動(dòng)化 (EDA)技術(shù)是計(jì)算機(jī)輔助設(shè) 計(jì)與制造 (CAD/CAM)技術(shù)在電子系統(tǒng)與設(shè)備中應(yīng)用的一個(gè)嶄新階段。 EDA技術(shù)綜述 隨著眾多先進(jìn)的技術(shù)和工藝，尤其是數(shù)字信號(hào)處理 (DSI39。 當(dāng)前中國(guó) EDA市場(chǎng)已漸趨成熟，據(jù)最新統(tǒng)計(jì)顯示，中國(guó)止在成為電子設(shè)計(jì)自動(dòng)化領(lǐng)域發(fā)展最快的市場(chǎng)，年復(fù)合增民率達(dá) 到了 50%.不過(guò)大部分設(shè)計(jì) 的是 PC主板和小型 ASIC領(lǐng)域，僅有小部分 (約 11%)的設(shè)計(jì)人員開(kāi)發(fā)復(fù)雜芯片上系統(tǒng)器件。 當(dāng)前 EDA技術(shù)的發(fā)展趨勢(shì)是政府重視、使用普及、應(yīng)用 廣 泛、 品種 多樣、 EDA工具軟件功能強(qiáng)大。 利用 EDA工具，可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到計(jì)出集成電路 8 (IC:Integrated Circuits)版圖或印刷電路板 (PCB: PrintedCircuit Board)制圖的整個(gè)過(guò)程都在計(jì)算機(jī)上自動(dòng)處理完成 。 9. VHDL的斷言語(yǔ)句可用來(lái)描述設(shè)計(jì)實(shí)體本身的約束信息，支持設(shè)計(jì)直接在描述中書(shū)寫(xiě)錯(cuò)誤和約束條件，不僅便于模擬調(diào)試，而且為綜合化簡(jiǎn)提供了重要信息。 ，有助于設(shè)計(jì)者組織描述，對(duì)行為功能進(jìn)一步分類(lèi) : ，便于作為標(biāo)準(zhǔn)的設(shè)計(jì)文檔保存，也便于設(shè)計(jì)資源的重用。 ，既支持預(yù)定義的數(shù)據(jù)類(lèi)型，又支持自定義的數(shù)據(jù)類(lèi)型 。既支持同步方式，也支持異步方式 。支持大規(guī)模設(shè)計(jì)的分解和設(shè)計(jì)重用 。 ，既支持自底向上 (Botomup)的設(shè)計(jì)，也支持自頂向 下(Topdown)的設(shè)計(jì) 。具體而言， VHDL較其他的硬件描述語(yǔ)言有如下優(yōu)越之處 ，支持從系統(tǒng)級(jí)到門(mén)級(jí)電路的描述，同時(shí)也支持多層次的混合描述 。它具有豐富的數(shù)據(jù)類(lèi)型、并發(fā)和順序的語(yǔ)言構(gòu)件，它不受某一特定工藝的束縛，允許設(shè)計(jì)者在其使用范圍內(nèi)選擇工藝和方法。語(yǔ)言的語(yǔ)法分析程序可以檢查描述的類(lèi)型的一致性。 VHDL的基本技術(shù)特征 VHDL是一種獨(dú)立于實(shí)現(xiàn)技術(shù)的語(yǔ)言，它不受某一種特定工藝的束縛，允許使用 者在其范圍內(nèi)選擇工藝和方法，為了適應(yīng)未來(lái)的數(shù)字硬件技術(shù)， VHDL還提供將新技術(shù)引入現(xiàn)有設(shè)計(jì)的潛力。多數(shù)電子設(shè)計(jì)自動(dòng)化廠(chǎng)商都提供了支持標(biāo)準(zhǔn) VHDL綜合和驗(yàn)證環(huán)境。修訂版與 1993年 4月成為美國(guó)國(guó)家標(biāo)準(zhǔn)局 (ANSI)標(biāo)準(zhǔn)。1995年，中國(guó)國(guó)家技術(shù)監(jiān)督局組織編撰并出版了《 CAD通用技術(shù)規(guī)范》，推薦 VHDL作為我國(guó)電子設(shè)計(jì)自動(dòng)化 (EDA)硬件描述語(yǔ)言的國(guó)家標(biāo)準(zhǔn)。 第 2章 VHDL、 EDA語(yǔ)言 簡(jiǎn)介 VHDL語(yǔ)言產(chǎn)生于 80年代，它的全稱(chēng)是“超高速集成電路硬件描述語(yǔ)言 (VHSIC Hardware Description Language), VHDL的結(jié)構(gòu)和方法受到〔 DA語(yǔ)言的影響， 吸收了其它硬件描述語(yǔ)言的某些優(yōu)點(diǎn)， 1986年 3月， IEE開(kāi)始致力于 VHDL的標(biāo)準(zhǔn)化工作，為此，成立了審查和完善 VHDL的標(biāo)準(zhǔn)化小組。電梯制造商利用先進(jìn)的技術(shù)，開(kāi)發(fā)出了各種 高性能的電梯系統(tǒng)，以滿(mǎn)足乘客生理和心理要求，實(shí)現(xiàn)高效率的垂直輸送。信息化時(shí)代的到來(lái)，推動(dòng)了 電梯 的發(fā)展， 電梯 控制器 己成為當(dāng)今世界性的開(kāi)發(fā)熱點(diǎn)，也是各國(guó)綜合國(guó)力的具體體現(xiàn)。目標(biāo)器件選用 FPGA 器件。本文采用 VHDL 語(yǔ)言來(lái)設(shè)計(jì)實(shí)用電梯控制器，其代碼具有良好的可讀性和易理解性。 VHDL 在支持各種模式的設(shè)計(jì)方法、自頂向下與自底向上或混合方法方面，在面對(duì)當(dāng)今許多電子產(chǎn)品生命周期的縮短，需要多次重新設(shè)計(jì)以溶入最新技術(shù)，改變工藝等方面都表現(xiàn)了良好的適應(yīng)性。 VHDL 語(yǔ)言具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè) 計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）即超高速集成電路硬件描述語(yǔ)言，主要用于描述數(shù)字系統(tǒng)的行為、結(jié)構(gòu)、功能和接口。 EDA 技術(shù)不是某一學(xué)科的分支，或某種