cmos制造工藝流程簡介-文庫吧資料
2025-02-13 20:34本頁面
【正文】 ? Ion Implantation 13 ? Remove existing gate region oxide ? Furnace Steps Thermal Anneal Oxide growth 35 nm O2 ambient hour 800176。C) ? Strip Nitride layer Phosophoric acid (磷酸 ) or plasma etch， 選擇性問題 Field Oxide Growth LOCOS: Local Oxidation of Silicon (局部硅氧化工藝 ) SiO2 Si3N4 ? 薄的 SiO2層 ， 厚的 Si3N4層 ， 避免鳥喙 (bird’s beak)的影響 8 ? 場區(qū) :很厚的氧化層 ， 位于芯片上不做晶體管 、 電極接觸的區(qū)域 ， 可以起到隔離晶體管的作用 。C (≈ 181。C) nitride LPCVD (低壓化學(xué)氣相沉積 ) (≈ 80 nm 800186。 ? ? ? ? ? ? ? ? Choosing a Substrate Active Region N and P Well Gate Tip or Extension Source and Drain Contact and Local Interconnect Multilevel Metalization Processing Phases 5 1 181。 CMOS制造工藝流程簡介 ? We will describe a modern CMOS process flow. ? Process described here requires 16 masks and 100 process steps. 1 第二 章 CMOS制備基本流程 Stages of IC Fabrication 2 ? In the simplest CMOS technologies, we need to realize simply NMOS and PMOS transistors for circuits like those illustrated below. CMOS Digital Gates 反相電路 或非門：同時輸入低電平時才能獲得高電平輸出 3 PMOS and NMOS wafer cross section after fabrication 2Level Metal CMOS 兩層互連布線的 CMOS 4 ?有源器件 （ MOS、 BJT等類似器件 ） ， 必須在外加適當(dāng)?shù)钠秒妷?情況下 ，器件才能正常工作 。 ?對于 MOS管 ， 有源區(qū)分為源區(qū)和漏區(qū) ， 在進行互聯(lián)之前 ， 兩者沒有差別 。m Photoresist 40 nm SiO2 Choose the substrate (type, orientation, resistivity, wafer size) ? Initial processing: Wafer cleaning thermal oxidation, H2O (≈ 40 nm, 15 min. 900186。C) ? Substrate selection: moderately high resistivity (2550 ohmcm) (100) orientation P type. 80 nm Si3N4 Choosing a Substrate Si,(100), P Type,25~50Ωcm 1st Mask Photoresist ? spinning and baking 100186。m) 6 有源區(qū)的形成 ? Photolithography Mask 1 pattern alignment and UV exposure Rinse away nonpattern PR Dry etch the Nitride layer Plasma etch with Fluorine CF4 or NF4 Plasma Strip Photoresist (H2SO4或 O2 plasma) Active Area Definition (主 動區(qū) ) SiO2 Si3N4 Photoresist 7 ? Wet Oxide (thick SiO2) H2O (≈ 500 nm, 90 min. 1000186。 ? Photolithography (套刻 ) Mask 2 pattern alignment and UV exposure ? Ion Implantation 離子注入 B+ ion bombardment Perate thin SiO2 and field SiO2 反型 ：半導(dǎo)體 表面 的少數(shù)載流子濃度等于體內(nèi)的多數(shù)載流子濃度時 ， 半導(dǎo)體表面開始反型 。C Gate Oxide Growth 柵極氧 化 層 生 長 HF etch， 具有良好的選擇性 Dry Furnace (N2 ambient) 30 min 800?C 14 ? LPCVD Deposition of Si Silane 硅 烷 ? Amorphous or polycrystalline silicon layer results ? Ion
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1