cmos集成電路工藝流程-文庫吧資料
2025-02-13 20:36本頁面
【正文】 分 9秒 下午 8時 35分 20:35: ? 沒有失敗，只有暫時停止成功！。 2023年 2月 下午 8時 35分 :35February 28, 2023 ? 1行動出成果，工作出財富。 2023年 2月 28日星期二 下午 8時 35分 9秒 20:35: ? 1比不了得就不比，得不到的就不要。 20:35:0920:35:0920:35Tuesday, February 28, 2023 ? 1乍見翻疑夢，相悲各問年。 20:35:0920:35:0920:352/28/2023 8:35:09 PM ? 1以我獨沈久，愧君相見頻。第三章 CMOS集成電路工藝流程 白雪飛 中國科學技術(shù)大學電子科學與技術(shù)系 ? 多晶硅柵 CMOS工藝流程 ? 可 用器件 ? 工 藝擴展 提綱 2 多晶硅柵 CMOS工藝流程 ? 初始材料 – 重摻雜 P型 (100)襯底硅， P+ – 減 小襯底電阻，提高抗 CMOS閂鎖效應能力 ? 外 延生長 – 在襯底上生長一層輕摻雜 P型外延層， P – 厚 度 5~10um – 可以比 CZ硅更精確的控制外延層的電學特性，從而更好的控制器件參數(shù) 襯底 材料 4 ? N阱擴散 – 熱氧化 – N阱掩模板光刻氧化層 – 磷離子注入 – 高溫推進，同時形成緩沖氧化層 ? N阱工藝 – 能夠提供性能稍好的 NMOS晶體管，并允許襯底接地 N阱擴散 5 ? 反型槽工藝 – 淀積氮化硅 – 反 型槽掩模板光刻氮化硅 – 刻 蝕場區(qū)氮化硅 反型槽 6 溝道終止注入 7 ? LOCOS氧化 ? 刻 蝕去除
教學課件相關(guān)推薦
鄂ICP備17016276號-1