cmos集成門電路powerpoint演示文-文庫吧資料
2025-01-01 18:41本頁面
【正文】 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 1 1 0 與非門 一、 CMOS 與 非門 uA +VDD +10V V SS T P1 T N1 T P2 T N2 A B Y uB uY A B 0 0 11 ABY = 或非門 BAY ??二、 CMOS 或 非門 uA +VDD +10V V SS T P1 T N1 T N2 T P2 A B Y uB uY A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 0 0 0 A B ≥1 0 0 11三、 CMOS 與門和或 門 1. CMOS 與門 A B Y 1 ABABY ??+VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y AB?+VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS AY ? AB?2. CMOS 或門 Y 1 BABAY ????BA??+VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS AY ?A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y BA ??四、帶緩沖的 CMOS 與非門和或非 門 1. 基本電路的主要缺點 (1) 電路的輸出特性不對稱： 當輸入狀態(tài)不同時，輸
黨政相關相關推薦
鄂ICP備17016276號-1