cmos靜態(tài)門電路的功耗-文庫吧資料
2025-05-19 01:37本頁面
【正文】 VSS SL 低閾值邏輯電路 電路工作時(shí)導(dǎo)通，待機(jī)時(shí)截止 2021/6/17 PD VIL VIH Vin V out 0 VDD VDD (1) (2) (3) (4) (5) N截止 P非飽和 N飽和 P非飽和 N非飽和 P飽和 N非飽和 P截止 1. 短路電流功耗 ：在輸入從 0到 1或者從 1到 0瞬變過程中，NMOS管和 PMOS管都處于導(dǎo)通狀態(tài)，此時(shí)存在一個(gè)窄的從 VDD到 VSS的電流脈沖，由此引起的功耗叫短路電流功耗。2021/6/17 半導(dǎo)體 集成電路 2021/6/17 CMOS靜態(tài)門電路的功耗 2021/6/17 內(nèi)容提要 ?功耗的組成 ?靜態(tài)功耗及減小措施舉例 ?動(dòng)態(tài)功耗及減小措施舉例 ? CMOS靜態(tài)門電路的小結(jié) 2021/6/17 CL Vdd VDD 0 t V 0時(shí)： 輸出保持 1不變，沒有電荷轉(zhuǎn)移 0－ 1(發(fā)生跳變 )時(shí)： 輸出從“ 1”轉(zhuǎn)變?yōu)椤?0”, 有電荷轉(zhuǎn)移 0 1 VDD時(shí)：
試題試卷相關(guān)推薦
鄂ICP備17016276號-1