【正文】 1 0 0 1 1 01 1 10 0 0A B C G1 G2下一頁 返回 上一頁 退出 章目錄 87/139 01110010100011011 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2(2) 由狀態(tài)表寫出邏輯式 A B CCABCBABCAG ????1A B CCBACBACBAG ????2A BC 00 1 0 01 11 10 1 1 1 1 或由卡圖諾可得相同結果 ACBCABG ???1 (3) 化簡邏輯式可得 下一頁 返回 上一頁 退出 章目錄 88/139 (4) 用 與非 門構成邏輯電路 ACBCABG ???1 ACBCAB ???A B CCBACBACBAG ????2A B CCBACBACBAG ????2 由邏輯表達式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。 解： (1) 根據(jù)邏輯要求列狀態(tài)表 首先假設邏輯變量、邏輯函數(shù)取 0、 1 的含義 。試畫出控制 G1和 G2運行的邏輯圖。 G1 的容量是 G2 的兩倍。 amp。amp。amp。 各組合之間是 或 關系。 對應于 Y = 1， 若輸入變量為 1， 則取輸入變量本身 ( 如 A ) ；若輸入變量為 0 則取其反變量 (如 A )。表決結果用指示燈表示，多數(shù)贊同 ,燈亮為 1 ，反之燈不亮為 0 。 ABCABCY ??0 0 0 1A B C Y0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1下一頁 返回 上一頁 退出 章目錄 81/139 20. 6. 2 組合邏輯電路的設計 根據(jù)邏輯功能要求 邏輯電路 設計 (1) 由邏輯要求，列出邏輯狀態(tài)表 (2) 由邏輯狀態(tài)表寫出邏輯表達式 (3) 簡化和變換邏輯表達式 (4) 畫出邏輯圖 設計步驟如下： 下一頁 返回 上一頁 退出 章目錄 82/139 例 1： 設計一個三人 (A、 B、 C )表決電路。 ≥≥下一頁 返回 上一頁 退出 章目錄 80/139 (2) 由邏輯式列出邏輯狀態(tài)表 (3) 分析邏輯功能 只當 A、 B、 C 全為 0 或全為 1 時，輸出 Y 才為 1，否則為 0 。amp。 解： (1) 由邏輯圖寫邏輯表達式，并化簡 CABCBABCAABCY ??????)( CBAABC ???)( CBAABC ????ABCABC ??YCBAamp。這種電路稱異或門。 組合邏輯電路框圖 XX 11XX nnXX 22 YY22YY 11YY nn. . .. . . 組合邏輯電路組合邏輯電路輸入輸入 輸出輸出. . .. . .下一頁 返回 上一頁 退出 章目錄 76/139 20. 6. 1 組合邏輯電路的分析 (1) 由邏輯圖寫出輸出端的邏輯表達式 (2) 運用邏輯代數(shù)化簡或變換 (3) 列邏輯狀態(tài)表 (4) 分析邏輯功能 已知邏輯電路 確定 邏輯功能 分析步驟： 下一頁 返回 上一頁 退出 章目錄 77/139 例 1： 分析下圖的邏輯功能。 下一頁 返回 上一頁 退出 章目錄 73/139 00 A BC 1 0 01 11 10 1 1 1 1 解： 寫出簡化邏輯式 CACBY ??多余 AB 00 01 11 10 CD 00 01 11 10 1 1 1 1 相鄰 DBY ?例 2. 應用卡諾圖化簡邏輯函數(shù) CBABCACBACBAY ????(1) (2) DCBADCBADCBADCBAY ????下一頁 返回 上一頁 退出 章目錄 74/139 解： 寫出簡化邏輯式 DBAY ??AB 00 01 11 10 CD 00 01 11 10 1 例 3. 應用卡諾圖化簡邏輯函數(shù) DBDBCBAAY ????1 1 1 1 1 1 1 1 1 含 A均填 1 注意： 1. 圈的個數(shù)應最少 2. 每個“圈”要最大 3. 每個“圈”至少要 包含一個未被圈過的最小項。 ( 3) 應用卡諾圖化簡邏輯函數(shù) 例 1. A B CCABCBABCAY ????將 用卡諾圖表示并化簡。 ABC001001 11 101 11 1下一頁 返回 上一頁 退出 章目錄 71/139 解： ① (a) 將取值為 1 的相鄰小方格圈成圈。如果邏輯式中最小項不全，可不填。 下一頁 返回 上一頁 退出 章目錄 68/139 (2) 卡諾圖 任意兩個 相鄰最小 項之間只 有一個變 量改變 二變量 四變量 三變量 二進制數(shù)對應的 十進制數(shù)編號 下一頁 返回 上一頁 退出 章目錄 69/139 (2) 卡諾圖 (a) 根據(jù)狀態(tài)表畫出卡諾圖 如 : 將輸出變量為 1的填入對應的小方格，為 0的可不填。 如：三個變量有 8 種組合，最小項就是 8個 , 卡諾圖也相應有 8 個小方格。 (1) 最小項 對于 n 輸入變量有 2n 種組合 , 其相應的乘積項也有 2n 個，則每一個 乘積項就稱為一個最小項。amp。amp。下一頁 返回 上一頁 退出 章目錄 63/139 (3) 應用 與非 門構成 非 門電路 (4) 用 與非 門構成 或非 門 AY ?由邏輯代數(shù)運算法則： BABABAY ????YBAamp。AYamp。amp。 利用邏輯代數(shù)變換，可用不同的門電路實現(xiàn)相同的邏輯功能。1CBA下一頁 返回 上一頁 退出 章目錄 61/139 20. 5. 3 邏輯函數(shù)的化簡 由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復雜；若 經(jīng)過簡化，則可使用較少的邏輯門實現(xiàn)同樣的邏輯功能。amp。amp。amp。 下一頁 返回 上一頁 退出 章目錄 59/139 各組合之間 是 或 關系 A B CCBACBACBAY ????2. 邏輯式 反之，也可由邏輯式列出狀態(tài)表。 由邏輯狀態(tài)表寫出邏輯式 一種組合中，輸入變量之間是 與 關系。下一頁 返回 上一頁 退出 章目錄 58/139 2. 邏輯式 取 Y = 1 ( 或 Y = 0 ) 列邏輯式。用輸入、輸出用輸入、輸出變量的邏輯狀變量的邏輯狀態(tài)態(tài) 或或格形式來表示格形式來表示邏輯函數(shù)。 0 0 0 0A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1用輸入、輸出用輸入、輸出變量的邏輯狀變量的邏輯狀態(tài)態(tài) ( 1( 1 或或 0 )0 ) 以表以表格形式來表示格形式來表示邏輯函數(shù)。 三輸入變量有八種組合狀態(tài)。 下一頁 返回 上一頁 退出 章目錄 57/139 (1) 列邏輯狀態(tài)表 設：開關閉合其狀態(tài)為 1 ，斷開為 0 。任意閉合一個開關 , 燈亮；任意閉合兩個開關 , 燈滅；三個開關同時閉合，燈亮。 證明 ： BAAABA ????? )(A+AB = A BAABABAA ????ABBAA ?? )(BABAA ????（ 3） （ 4） 對偶式 ABABA ??? ))((ABAAB ??（ 5） （ 6） 對偶式 下一頁 返回 上一頁 退出 章目錄 56/139 20. 5. 2 邏輯函數(shù)的表示方法 表示方法 邏輯式 邏輯狀態(tài)表 邏輯圖 卡諾圖 下面舉例說明這四種表示方法。 下一頁 返回 上一頁 退出 章目錄 52/139 1. 常量與變量的關系 邏輯代數(shù)運算法則 2. 邏輯代數(shù)的基本運算法則 自等律 AAAA ???? 1001律 0011 ???? AA重疊律 AAAAAA ????還原律 AA ?互補律 01 ???? AAAA交換律 ABBAABBA ??????下一頁 返回 上一頁 退出 章目錄 53/139 2. 邏輯代數(shù)的基本運算法則 普通代數(shù) 不適用！ 證明 : CBABCAAA ????????結合律 )()( CBACBA ?????)()( CBACBA ?????分配律 CABACBA ?????? )()()()( CABACBA ??????)()( CABA ???BCBCAA ???? )(BCBCA ???? )(1BCA ??A+1=1 A A=A . 下一頁 返回 上一頁 退出 章目錄 54/139 1 1 0 0 1 1 1 1 1 1 0 0 反演律 BABA ??? BABA ???列狀態(tài)表證明： A B 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0 0 A B BA ? BA? BA? BA ?0 0 0 0 吸收律 (1) A+AB = A (2) A(A+B) = A 對偶式 下一頁 返回 上一頁 退出 章目錄 55/139 對偶關系： 將某邏輯表達式中的 與 ( ? ) 換成 或 (+)，或 (+)換成 與 ( ? )， 得到一個新的邏輯表達式，即為原邏輯式的 對偶式 。 邏輯代數(shù)所表示的是 邏輯關系 ， 而不是數(shù)量關系。雖然它和普通代數(shù)一樣也用字母表示變量， 但變量的取值只有 0， 1兩種，分別稱為邏輯 0和邏輯 1 。 . 4 CMOS傳輸 門電路 1. 電路 2. 工作原理 設兩管開啟電壓絕對值均為 3V。 （ 0~10V） 截止 截止 結論： C= 1 (C= 0 )時傳輸門開通。 10V 0V 可見 uI 在 0 ~10V 連續(xù)變化時，至少有一個管子導通 ,傳輸門打開 , (相當于開關接通 ), uI可傳輸?shù)捷敵龆?, 即uO= uI，所以 COMS傳輸門可以傳輸模擬信號，也稱為模擬開關 。 當 A、 B都是低電平時 ， T1 與 T2 同時截止 ，T4 與 T3 同時導通；輸出 Y 為高電平 。 當 A、 B中有一個是低電平時 ， T1與 T2中有一個截止 ， T4與 T3中有一個導通 ,輸出 Y 為高電平 。CBAKA+24VKA~220下一頁 返回 上一頁 退出 章目錄 44/139 A YT2+ UDDT1N 溝道P 溝道GGDSS溝道溝道 CMOS非 門電路 CMOS門電路 PMOS管 NMOS管 CMOS 管 負載管 驅(qū)動管 (互補對稱管 ) A= 1 時， T1導通， T2截止， Y = 0 A= 0 時， T1截止， T2導通， Y = 1 Y= A 下一頁 返回 上一頁 退出 章目錄 45/139 T4與 T3并聯(lián) , T1與 T2 串 聯(lián)。A2B2C2Y2amp。CBAKA+24VKA~220下一頁 返回 上一頁 退出 章目錄 43/139 amp。A2B2C2Y2amp。YCBA下一頁 返回 上一頁