【正文】 . = AB +AB 反演律 = A (A+B) +B (A+B) . . 反演律 = A AB +B AB . . 下一頁 總目錄 章目錄 返回 上一頁 (3) 列邏輯狀態(tài)表 A B Y 0 0 1 1 0 0 1 1 1 0 0 1 Y= AB +AB =A B 邏輯式 (4) 分析邏輯功能 輸入 相同 輸出為 “ 0‖， 輸入 相異 輸出為 “ 1‖， 稱為 “異或”邏輯 關(guān)系。 amp。 組合邏輯電路框圖 X1 Xn X2 Y2 Y1 Yn . . . 組合邏輯電路 輸入 輸出 下一頁 總目錄 章目錄 返回 上一頁 組合邏輯電路的分析 (1) 由邏輯圖寫出輸出端的邏輯表達式 (2) 運用邏輯代數(shù)化簡或變換 (3) 列邏輯狀態(tài)表 (4) 分析邏輯功能 已知邏輯電路 確定 邏輯功能 分析步驟： 下一頁 總目錄 章目錄 返回 上一頁 例 1： 分析下圖的邏輯功能 (1) 寫出邏輯表達式 Y = Y2 Y3 = A AB B AB . . . A B . . A B . A . . A B B Y1 . A B amp。 下一頁 總目錄 章目錄 返回 上一頁 00 A BC 1 0 01 11 10 1 1 1 1 解： 寫出簡化邏輯式 CACBY ??多余 AB 00 01 11 10 CD 00 01 11 10 1 1 1 1 相鄰 DBY ?例 6. 應(yīng)用卡諾圖化簡邏輯函數(shù) CBABCACBACBAY ????(1) (2) DCBADCBADCBADCBAY ????下一頁 總目錄 章目錄 返回 上一頁 解： 寫出簡化邏輯式 DBAY ??AB 00 01 11 10 CD 00 01 11 10 1 例 7. 應(yīng)用卡諾圖化簡邏輯函數(shù) DBDBCBAAY ????1 1 1 1 1 1 1 1 1 含 A均填“ 1‖ 注意： “圈”要最大 “圈”至少要包含一個未被圈過的最小項。 下一頁 總目錄 章目錄 返回 上一頁 ( 3)應(yīng)用卡諾圖化簡邏輯函數(shù) A BC 00 1 0 01 11 10 1 1 1 1 例 6. ABCCABCBABCAY ????用卡諾圖表示并化簡。如果邏輯式中最小項不全，可不填。 下一頁 總目錄 章目錄 返回 上一頁 (2) 卡諾圖 B A 0 1 0 1 BA BABA BA二變量 BC A 00 1 0 0m01 11 10 三變量 1m 3m 2m4m 5m 7m 6m二進制數(shù)對 應(yīng)的十進制 數(shù)編號 AB 00 0m01 11 10 1m 3m 2m4m 5m 7m 6mCD 00 01 11 10 四變量 12m 12m 15m 14m8m 9m 11m 10m任意兩 個相鄰 最小項 之間只 有一個 變量改變 下一頁 總目錄 章目錄 返回 上一頁 ( 2)卡諾圖 （ a)根據(jù)狀態(tài)表畫出卡諾圖 如 : A BC 00 1 0 01 11 10 1 1 1 1 將輸出變量為“ 1‖的填入對應(yīng)的小方格 ,為“ 0‖的可不填。 如：三個變量，有 8種組合，最小項就是 8個，卡諾圖也相應(yīng)有 8個小方格。 （ 1）最小項： 對于 n輸入變量有 2n種組合 , 其相應(yīng)的乘積項也有 2n個，則每一個 乘積項就稱為一個最小項。 amp。 amp。 由邏輯代數(shù)運算法則： ABABY ??由邏輯代數(shù)運算法則： BABABAY ??????下一頁 總目錄 章目錄 返回 上一頁 amp。 amp。 B amp。 利用邏輯代數(shù)變換，可用不同的門電路實現(xiàn)相同的邏輯功能。 1 C B A 下一頁 總目錄 章目錄 返回 上一頁 邏輯函數(shù)的化簡 由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若 經(jīng)過簡化，則可使用較少的邏輯門實現(xiàn)同樣的邏輯功能。 amp。 amp。 amp。 一種組合中，輸入變量之間是“與”關(guān)系， 0 0 0 0 A B C Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 下一頁 總目錄 章目錄 返回 上一頁 各組合之間 是“或”關(guān)系 ABCCBACBACBAY ???? 2. 邏輯式 反之，也可由邏輯式列出狀態(tài)表。 三輸入變量有八種組合狀態(tài) n輸入變量有 2n種組合狀態(tài) 0 0 0 0 A B C Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 下一頁 總目錄 章目錄 返回 上一頁 2. 邏輯式 取 Y=―1‖( 或 Y=―0‖ ) 列邏輯式 取 Y = ―1‖ 用 “與”“或”“非” 等運算來表達邏輯函數(shù)的表達式。設(shè) A、 B、 C代表三個開關(guān)（輸入變量）； Y代表燈（輸出變量）。 例： 有一 T形走廊，在相會處有一路燈，在進入走廊的 A、 B、 C三地各有控制開關(guān)，都能獨立進行控制。 若原邏輯恒等式成立，則其對偶式也成立。這是它與普通代數(shù)的本質(zhì)區(qū)別 。 這里“ 0‖和“ 1‖并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。 (2) TTL電路驅(qū)動 CMOS電路 下一頁 總目錄 章目錄 返回 上一頁 邏輯代數(shù) 邏輯代數(shù) （又稱布爾代數(shù)）， 它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。（ ⅰ ）可加電阻來提高 TTL的輸出電平。（ ⅱ ）采用漏極開路的 CMOS門驅(qū)動。 (3) 如果前級有足夠的驅(qū)動能力，也可將多余端與信號輸入端聯(lián)在一起。 (1) 對與邏輯門電路，應(yīng)將多余端經(jīng)電阻（ 1~3K)或直接接正電源。 C=“0”( C=“1”) 時傳輸門關(guān)斷。 （ 0~7V） 導(dǎo)通 （ 3~10V） 導(dǎo)通 下一頁 總目錄 章目錄 返回 上一頁 UDD ui T1 T2 C C uO 控制極 控制極 0V 10V 可見 ui在 0~10V連續(xù)變化時，兩管子均截止，傳輸門關(guān)斷，（相當(dāng)于開關(guān)斷開） ui不能傳輸?shù)捷敵龆恕?A3 B3 C3 Y3 U RL Y ―1‖ ―0‖ ―0‖ ―1‖ ―線與” 功能 0 下一頁 總目錄 章目錄 返回 上一頁 CMOS 非 門電路 D S G S D G +UDD A Y T1 T2 PMOS管 NMOS管 CMOS 管 負(fù)載管 驅(qū)動管 (互補對稱管 ) A=―1‖時， T1導(dǎo)通， T2截止， Y=“0” A=―0‖時， T1截止， T2導(dǎo)通， Y=“1” Y= A CMOS門電路 下一頁 總目錄 章目錄 返回 上一頁 . CMOS―與 非”門電路 ―1‖ ―0‖ B―0‖ 全“ 1‖ Y=A B +UDD B Y T2 A T1 T4 T3 導(dǎo)通 截止 S G D S G D 下一頁 總目錄 章目錄 返回 上一頁 . CMOS―與 非”門電路 Y=A B +UDD B Y T2 A T1 T4 T3 S G D S G D 存在問題：當(dāng)變量數(shù)增多時， 1）造成電路輸出特性的不對稱， 2）會引起輸出低電平的上升，導(dǎo)致噪聲容限的下降。 A1 B1 C1 Y1 amp。 A3 B3 C3 Y3 U RL Y ―1‖ ―0‖ ―0‖ ―0‖ ―0‖ 下一頁 總目錄 章目錄 返回 上一頁 OC門的特點： 如： Y amp。 A1 B1 C1 Y1 amp。 Y C B A 邏輯符號 T4 Y R3 A B C R2 R1 T2 +5V T1 RL U 集電極開路“與非”門電路 (OC門 ) 下一頁 總目錄 章目錄 返回 上一頁 OC門的特點： 如： Y amp。 amp。 總線 amp。 T4 Y R3 D3 A B R4 R2 R1 T3 T2 +5V T1 下一頁 總目錄 章目錄 返回 上一頁 amp。 GP G1 Gn 已知門電路的參數(shù)如下： IoH/ IoL=IiH/ IiL=50?A/ 試求門 GP扇出系 NO 解：討論這類問題時，要對 GP 門輸出低電平和高電平情況，分別討論，然后取兩個數(shù)中較小的作為 扇出系 NO 下一頁 總目錄 章目錄 返回 上一頁 例：估算圖示電路扇出系數(shù) NO 已知門電路的參數(shù)如下： IoH/ IoL=IiH/ IiL=50?A/ 試求門 GP扇出系 NO GP 門輸出高電平時，后接的每個門流入的電流為 2IiH，則可帶的同類門的個數(shù) NOH應(yīng)為： +5V IiH 100 .0 521I iHo H m a xoHIN ????下一頁 總目錄 章目錄 返回 上一頁 例：估算圖示電路扇出系數(shù) NO 已知門電路的參數(shù)如下： IoH/ IoL=IiH/ IiL=50?A/ 試求門 GP扇出系 NO GP 門輸出低電平時，負(fù)載門流入的電流為流出的灌電流， IiL? IiS ，因此 IiL 的大小與門輸入端的并接數(shù)量無關(guān)， NOL應(yīng)為： 141 .4 320I iSo L m a xoLIN ???+5V IiL 門 GP扇出系 NO=10 下一頁 總目錄 章目錄 返回 上一頁 (d)平均傳輸延遲時間 tpd 50% 50% tpd1 tpd2 2pt2pt1pdttt ?? TTL的 tpd 約在 10ns ~ 40ns，此值愈小愈好。 amp。 當(dāng)某一輸入端接 低電平 ， 其余輸入端接高電平時， 流出該輸入端的電流， 稱為低電平輸入電流 IIL（ mA）。對于 TTL―與非”門 NO ? 8。 C D E 3. TTL―與非”門特性及參數(shù) 電壓傳輸特性 測試電路 0 1 2 3 1 2 3 4 Ui /V UO/V amp。 下一頁 總目錄 章目錄 返回 上一頁 輸入級 中間級 輸出級 TTL―與非”門電路 1. 電路 R3 A B C R4 R2 R1 T2 +5V T1 T3 T4 Y D3 下一頁 總目錄 章目錄 返回 上一頁 TTL―與非”門電路 1. 電路 R3 A B C R4 R2 R1 T2 +5V T1 T3 T4 Y D3 E2 E3 E1 B 等效電路 C 多發(fā)射極三極管 下一頁 總目錄 章目錄 返回 上一頁 R3 A B C R4 R2 R1 T2 +5V T1 T3 T4 D3 ―1‖ () (1) 輸入全為高電平“ 1‖()時 2. 工作原理 T T4飽和導(dǎo)通 鉗位 E結(jié)反偏 截止 ―0‖ () 負(fù)載電流（灌電流） 輸入全高 “ 1‖,輸出為低 “ 0‖ 1V 下一頁 總目錄 章