【正文】 1114．分析、測試用異或門、或非門和非門組成的全加器邏輯電路。測試方法同1．（3）項，將測試結(jié)果填入自擬表格中，并驗證邏輯功能。按下表要求進行邏輯狀態(tài)的測試，并將結(jié)果填入表中，同時與上面真值表進行比較，兩者是否一致。三、實驗設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器6．CC4011 CC4030 CC4071四、實驗內(nèi)容1．分析、測試用與非門CC4011組成的半加器的邏輯功能（1）寫出圖63的邏輯表達式 圖63 由與非門組成的半加器電路（2）根據(jù)表達式列出真值表，并畫出卡諾圖判斷能否簡化 B 0 1 B 0 1A A 0 01 1S= C=ABZ1Z2Z3SC00011011（3）根據(jù)圖63，在實驗箱選定兩個14P插座，插好兩片CC4011，并接好連線，A、B兩輸入接至邏輯開關(guān)的輸出插口。為了消除此險象，可以增加校正項，前者的校正項為被賦值各變量的“乘積項”，后者的校正項為被賦值各變量的“和項”。同理，如圖62所示電路，Z=AA，存在有靜態(tài)1型險象。（a）簡單組合電路 （b）輸入A變化時的波形圖圖61 O型靜態(tài)險象如圖61所示電路其輸出函數(shù)Z=A+A，在電路達到穩(wěn)定時，即靜態(tài)時，輸出F總是1。這種輸出出現(xiàn)瞬時錯誤的現(xiàn)象稱為組合電路的冒險現(xiàn)象（簡稱險象）。2．組合電路的分析是根據(jù)所給的邏輯電路，寫出其輸入與輸出之間的邏輯函數(shù)表達式或真值表，從而確定該電路的邏輯功能。B得知，可以用兩個與非門組合成一個與門。例如，根據(jù)與門的邏輯表達式Z=A六、實驗報告1．整理實驗數(shù)據(jù)，作出輸出伏安特性曲線，并加以分析。五、預習要求1．自擬各實驗記錄用的數(shù)據(jù)表格，及邏輯電平記錄表格。然后將CC4001的其余三個門，一個個并聯(lián)到第一個門上（輸入與輸入并聯(lián)，輸出與輸出并聯(lián)），分別觀察CMOS的輸出電平及74LS00邏輯功能。 圖54 CMOS驅(qū)動TTL電路電路的輸入端接邏輯開關(guān)輸出插口，八個輸出分別接邏輯電平顯示的輸入插口。測量連接3K與不連接3K電阻時的邏輯功能及74LS00的輸出高低電平（測試邏輯功能時，可用實驗箱上的邏輯筆進行測試，邏輯筆的電源+VCC接+5V，其輸入口1NPVT通過一根導線接至所需的測試點）。（2）測試CMOS電路CC4001的輸出特性測試時R取為470Ω，；。（a） 高電平輸出 （b） 低電平輸出 圖53 與非門電路輸出特性測試電路（1）測試TTL電路74LS00的輸出特性在實驗臺的合適位置選取一個14P插座。三、實驗設(shè)備與器件1．+5V直流電源 2．邏輯電平開關(guān)3．01指示器 4．直流數(shù)字電壓表5．直流毫安表 6．邏輯筆7．74LS002，CC4001，74HC00， 電 阻：100Ω 470Ω 3KΩ 電位器：47K 10K 四、實驗內(nèi)容1． 測試TTL電路74LS00及CMOS電路CC4001的輸出特性 （a） （b）圖52 74LS00與非門與CC4001或非門電路引腳排列測試電路如圖53所示，圖中以與非門74LS00為例畫出了高、低電平兩種輸出狀態(tài)下輸出特性的測量方法。對直流參數(shù)來講，一個CMOS電路可帶動的CMOS電路數(shù)量是不受限制，但在實際使用時，應當考慮后級門輸入電容對前級門的傳輸速度的影響，電容太大時，傳輸速度要下降，因此在高速使用時要從負載電容來考慮，例如CC4000T系列。b．幾個同功能的CMOS電路并聯(lián)使用，即將其輸入端并聯(lián)，輸出端并聯(lián)（TTL電路是不允許并聯(lián)的）。表52列出了一般CMOS電路驅(qū)動TTL電路時的扇出系數(shù)，從表中可見，除了74HC系列外的其它CMOS電路驅(qū)動TTL的能力都較低。表5174LS0074ALS00740074L0074S0074LS002040540574ALS00204054057400408010401074L001020220174S00501001210012（2）TTL驅(qū)動CMOS電路TTL電路驅(qū)動CMOS電路時，由于CMOS電路的輸入阻抗高，故此驅(qū)動電流一般不會受到限制，但在電平配合問題上，低電平是可以的，高電平時有困難，因為TTL電路在滿載時，輸出高電平通常低于CMOS電路對輸入高電平的要求，因此為保證TTL輸出高電平時，后級的CMOS電路能可靠工作，通常要外接一個提拉電阻R，如圖51所示，R的取值為2～，這時TTL后級的CMOS電路數(shù)目實際上是沒有什么限制的?？捎孟铝袔讉€表達式來說明連接時所要滿足的條件VOH（前級）＞ViH（后級）VOL（前級）＜ViL（后級）VOH（前級）＞nIiH（后級）VOL（前級）＞nIiL（后級） n為后級門的數(shù)目（1）TTL與TTL的連接TTL集成邏輯電路的所有系列，由于電路結(jié)構(gòu)形式相同，電平配合比較方便，不需要外接元件可直接連接，主要的限制是受低電平時負載能力的限制。這時，前級電路的輸出將與后級電路的輸入相連并驅(qū)動后級電路工作。在高速CMOS電路54/74HC系列中的一個子系列54/74HCT，其輸入電平與TTL電路完全相同，因此在相互取代時，有需考慮電平的匹配問題。因CMOS電路的輸出結(jié)構(gòu)具有對稱性，故對高低電平具有相同的輸出能力，負載能力較小，僅可驅(qū)動少量的CMOS電路。低電平輸出時，允許后級電路灌入電流，隨著灌入電流的增加，輸出低電平將升高，一般LS系列TTL電路允許灌入8mA電流，即可吸收后級20個LS系列準門的灌入電流。其方向是從外部流入輸入端。2．掌握集成邏輯電路相互銜接時應遵守的規(guī)則和實際銜接方法。2．整理分析實驗結(jié)果，總結(jié)集電極開路門和三態(tài)輸出門的優(yōu)缺點。 4． 畫出用OC與非門實現(xiàn)實驗內(nèi)容2（1）、（2）的邏輯圖。圖48 用74LS125實現(xiàn)總線傳輸實驗電路表42輸 入輸 出EA 001101五、實驗預習要求1．復習TTL集電極開路門和三態(tài)輸出門工作原理。注意，應先使工作的三態(tài)門轉(zhuǎn)換到禁止狀態(tài)，再讓另一個門開始傳遞數(shù)據(jù)。逐個測試集成塊中四個門的邏輯功能，記入表42中。b．在電路輸入端加1KHZ方波信號，用示波器觀察A、B、C、各點電壓波形幅值的變化。實驗電路如圖47所示。*（2）用OC門實現(xiàn)異或邏輯。接通電源，用邏輯開關(guān)改變兩個OC門的輸入狀態(tài)，先使OC門“線與”輸出高電平，調(diào)節(jié)RW至使UOH=，測得此時的RL即為RLmax，再使電路輸出低電平UOL=，測得此時的RL即為RLmin。用兩個集電極開路與非門“線與”使用驅(qū)動一個TTL非門，按圖46連接實驗電路。由于三態(tài)門輸出電路結(jié)構(gòu)與普通TTL電路相同，顯然，若同時有兩個或兩個以上三態(tài)門的控制端處于使能態(tài)，將出現(xiàn)與普通TTL門“線與”運用時同樣的問題，因而是絕對不允許的。（a） （b）圖44 74LS125三態(tài)四總線緩沖器邏輯符號及引腳排列三態(tài)電路主要用途之一是實現(xiàn)總線傳輸，即用一個傳輸通道（稱總線），以選通方式傳送多路信息。圖44（b）為74LS125引腳排列。三態(tài)輸出門按邏輯功能及控制方式來分有各種不同類型，本實驗所用三態(tài)門的型號是74LS125三態(tài)輸出四總線緩沖器，圖44（a）是三態(tài)輸出四總線緩沖器的邏輯符號，它有一個控制端（又稱禁止端或使能端）E，E=0為正常工作狀態(tài)，實現(xiàn)Y=A的邏輯功能；E=1為禁止狀態(tài)，輸出Y呈現(xiàn)高阻狀態(tài)。除了OC與非門外，還有其它類型的OC器件，RL的選取方法也與此類同。 （a） （b） 圖41 74LS03內(nèi)部結(jié)構(gòu)及引腳排列 OC門輸出并聯(lián)運用時負載電阻RL的選擇。（2）實現(xiàn)多路信息采集，使兩路以上的信息共用一個傳輸通道（總線）。FB=A1A2OC門的應用主要有下述三個方面（1）利用電路的“線與”特性方便的完成某些特定的邏輯功能。1．TTL集電極開路門（OC門）本實驗所用OC與非門型號為2輸入四與非門74LS03，內(nèi)部邏輯圖及引腳排列如圖41（a）、（b）所示。因此，通常不允許將它們的輸出端并接在一起使用。實驗四 TTL集電極開路門與三態(tài)輸出門的應用一、實驗目的1． 掌握TTL集電極開路門（OC門）的邏輯功能及應用2． 了解集電極負載電阻RL對集電極開路門的影響3． 掌握TTL三態(tài)輸出門（3S門）的邏輯功能及應用二、實驗原理數(shù)字系統(tǒng)中有時需要把兩個或兩個以上集成邏輯門的輸出端直接并接在一起完成一定的邏輯功能。 （a） （b）圖32 與非門對脈沖的控制作用五、預習要求1．復習CMOS門電路的工作原理2．熟悉實驗用各集成門引腳功能3．畫出各實驗內(nèi)容的測試電路與數(shù)據(jù)記錄表格4．畫好實驗用各門電路的真值表表格5．各CMOS門電路閑置輸入端如何處理？六、實驗報告1．整理實驗結(jié)果，用坐標紙畫出傳輸特性曲線。選用與非門按圖32（a）、（b）接線，將一個輸入端接連續(xù)脈沖源（頻率為20KHZ），用示波器觀察兩種電路的輸出波形，記錄之。測試時，選好某一個14P插座，插入被測器件，其輸入端A、B接邏輯開關(guān)的輸出端插口，其輸出Z接至邏輯筆的輸入口，撥動邏輯電平開關(guān)，測試各輸出端的電位及邏輯狀態(tài)，并記入表31中。2．驗證CMOS各門電路的邏輯功能，判斷其好壞。d．若信號源與CMOS器件使用兩組電源供電，應先開CMOS電源，關(guān)機時，先關(guān)信號源最后才關(guān)CMOS電源。b．焊接時必須切斷電源，電烙鐵外殼必須良好接地，或撥下烙鐵，靠其余熱焊接。（4）在裝接電路，改變電路連接或插、撥電路時，