【正文】 率不高的電路中，允許輸入端并聯(lián)使用。2． 學(xué)會(huì)CMOS集成門(mén)電路主要參數(shù)的測(cè)試方法。2．畫(huà)出實(shí)測(cè)的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。（3）扇出系數(shù)NoNo是指門(mén)電路能驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)，它是衡量門(mén)電路負(fù)載能力的一個(gè)參數(shù)，TTL與非門(mén)有兩種不同性質(zhì)的負(fù)載，即灌電流負(fù)載和拉電流負(fù)載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)NOL和高電平扇出系數(shù)NOH。2．TTL與非門(mén)的主要參數(shù)（1）低電平輸出電源電流ICCL和高電平輸出電源電流ICCH。觀察并記錄輸出信號(hào)vo波形的td、tr、ts和tf的變化規(guī)律。改善晶體管開(kāi)關(guān)特性的方法是采用加速電容Cb和在晶體管的集電極加二極管D箝位，如圖13所示。因此當(dāng)加在二極管上的電壓突然由正向偏置（+v1）變?yōu)榉聪蚱茫ǎ璿2）時(shí)，二極管并不立即截止，而是出現(xiàn)一個(gè)較大的反向電流－，并維持一段時(shí)間tS（稱為存貯時(shí)間）后電流才開(kāi)始減小，再經(jīng)tf（稱為下降時(shí)間）后，反向電流才等于靜態(tài)特性上的反向電流Io，將trr=ts+tf叫做反向恢復(fù)時(shí)間。它們均是一種波形變換電路，在實(shí)際中均有廣泛的應(yīng)用。5．三極管限幅器按圖18接線，vi為正弦波，f=10KHZ，Vpp在0～5V范圍連續(xù)可調(diào)在不同的輸入幅度下，觀察輸出波形vo的變化，并列表記錄。ICCL和ICCH測(cè)試電路如圖22（a）、（b）所示。電路的其它各點(diǎn)電平也跟隨變化。（2）直接接電源電壓VCC（也可以串入一只1～10KΩ的固定電阻）或接至某一固定電壓（+＜V＜）的電源上，或與輸入端為接地的多余與非門(mén)的輸出端相接。在一般低頻率時(shí)，無(wú)需考慮扇出系數(shù)，但在高頻時(shí)，后級(jí)門(mén)的輸入電容將為主要負(fù)載，使其扇出能力下降，所以在較高頻率工作時(shí)，CMOS電路的扇出系數(shù)一般取10～20。三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電流 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開(kāi)關(guān)5．01指示器 6．直流數(shù)字電壓表7．直流毫安表 8．直流 微安表9．邏輯筆10．CC401CC407CC408CC4030 電位器100K、電阻1K四、實(shí)驗(yàn)內(nèi)容1．CMOS與非門(mén)CC4011參數(shù)測(cè)試（方法與TTL電路相同）（1）測(cè)試CC4011一個(gè)門(mén)的ICCH，ICCL，IiH，IiL（2）測(cè)試CC4011一個(gè)門(mén)的傳輸特性（一個(gè)輸入端作信號(hào)輸入，另一個(gè)輸入端接邏輯高電平）（3）將CC4011的三個(gè)門(mén)串接成振蕩器，用示波器觀測(cè)輸入、輸出波形，并計(jì)算出tpd值。圖42所示，將兩個(gè)OC與非門(mén)輸出端直接并接在一起，則它們的輸出F=FA 表41輸 入輸 出EAF00101101高阻態(tài) 圖45 三態(tài)輸出門(mén)實(shí)現(xiàn)總線傳輸三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電源 2．+15V直流電源3．示波器 4．直流數(shù)字電壓表5．單次脈沖源 6．連續(xù)脈沖源7．邏輯電平開(kāi)關(guān) 8．01指示器9．74LS03 74LS125 74LS04四、實(shí)驗(yàn)內(nèi)容1．TTL集電極開(kāi)路與非門(mén)74LS03負(fù)載電阻RL的確定。2．計(jì)算實(shí)驗(yàn)中各RL阻值，并從中確定實(shí)驗(yàn)所用RL值（選標(biāo)稱值）。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問(wèn)題。2．TTL電路驅(qū)動(dòng)CMOS電路用74LS00的一個(gè)門(mén)來(lái)驅(qū)動(dòng)CC4001的四個(gè)門(mén)，實(shí)驗(yàn)電路如圖51，R取3KΩ。3．組合電路設(shè)計(jì)過(guò)程是在理想情況下進(jìn)行的，即假設(shè)一切器件均沒(méi)有延遲效應(yīng)，但實(shí)際上并非如此，信號(hào)通過(guò)任何導(dǎo)線或器件都需要一段響應(yīng)時(shí)間，由于制造工藝上的原因，各器件延遲時(shí)間的離散性很大，這就有可能在一個(gè)組合電路中，在輸入信號(hào)發(fā)生變化時(shí)，有可能產(chǎn)生錯(cuò)誤的輸出。根據(jù)全加器的邏輯表達(dá)式全加和 Di =（Ai⊕Bi）⊕Di1進(jìn) 位 Gi =（Ai⊕Bi）（2）用卡諾圖或代數(shù)化簡(jiǎn)法求出最簡(jiǎn)的邏輯表達(dá)式。［提示：實(shí)驗(yàn)時(shí)鎖被打開(kāi)，用實(shí)驗(yàn)箱上的繼電器吸合與LED發(fā)光二極管點(diǎn)亮表示；在未按規(guī)定按下開(kāi)關(guān)鍵時(shí)，防盜蜂鳴器響］。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。所以CC4028不僅可作為一般譯碼器使用，也可以作多路分配器使用和實(shí)現(xiàn)邏輯函數(shù)多種功能。圖88 CC4511驅(qū)動(dòng)一位LED數(shù)碼管三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開(kāi)關(guān)5．01指示器 6．撥碼開(kāi)關(guān)組7．譯碼顯示器8．74LS1382 CC4028 CC4511四、實(shí)驗(yàn)內(nèi)容1．?dāng)?shù)據(jù)撥碼開(kāi)關(guān)的使用?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。其功能表如表92。（3）將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。六、實(shí)驗(yàn)報(bào)告1．列出整理各類觸發(fā)器的邏輯功能。若將圖101稍加改動(dòng)，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個(gè)4位二進(jìn)制減法計(jì)數(shù)器。單發(fā)脈沖發(fā)生器就送出一個(gè)脈沖，該脈沖與手控觸發(fā)脈沖的時(shí)間長(zhǎng)短無(wú)關(guān)。2．測(cè)試雙JK觸發(fā)器74LS112邏輯功能（1）測(cè)試RD、SD的復(fù)位、置位功能表94 RS11→00→11→010→100任取一只JK觸發(fā)器，RD、SD、J、K端接邏輯開(kāi)關(guān)輸出插口，CP端接單次脈沖源，Q、Q端接至邏輯電平顯示輸入插口。3．D觸發(fā)器在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為Qn+1=Dn其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)的只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。2． 掌握集成觸發(fā)器的使用方法和邏輯功能的測(cè)試方法。表82輸 入輸 出LEBILTDCBAabcdefg顯示字形011111118010000000消 隱01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消 隱01110110000000消 隱01111000000000消 隱01111010000000消 隱01111100000000消 隱01111110000000消 隱111鎖 存鎖 存在本數(shù)字電路實(shí)驗(yàn)臺(tái)上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。圖84 用兩片74LS138組合成4/16譯碼器（2）二—十進(jìn)制譯碼器CC4028等它能將輸入的4位二進(jìn)制數(shù)表示的二—十進(jìn)制數(shù)譯成十進(jìn)制數(shù)，其邏輯圖及引腳功能如圖85所示。2．譯碼器可分為通用譯碼器和顯示譯碼器兩大類。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測(cè)試電路邏輯功能符合設(shè)計(jì)要求為止。2．總結(jié)組合電路的分析與測(cè)試方法。ABSC00011011 圖64 半加器電路2．分析、測(cè)試用異或門(mén)CC4030和與非門(mén)CC4011組成的半加器邏輯電路根據(jù)半加器的邏輯表達(dá)式可知，半加的和S是A、B的異或，而進(jìn)位C是A、B的相與，故半加器可用一個(gè)集成異或門(mén)和二個(gè)與非門(mén)組成，如圖64所示。B=A改變電位器RW的阻值，從而獲得輸出伏安特性曲線，R為限流電阻。當(dāng)輸出端負(fù)載很輕時(shí)，輸出高電平將十分接近電源電壓；輸出低電平時(shí)將十分接近地電位。（2）三態(tài)輸出門(mén)的應(yīng)用將四個(gè)三態(tài)緩沖器按圖48接線，輸入端按圖示加輸入信號(hào)，控制端接邏輯開(kāi)關(guān)，輸出端接01指示器顯示插口，先使四個(gè)三態(tài)門(mén)的控制端均為高電平“1”，即處于禁止?fàn)顟B(tài)，方可接通電源，然后輪流使其中一個(gè)門(mén)的控制端接低電平“0”，觀察總線的邏輯狀態(tài)。表41為功能表。集電極開(kāi)路門(mén)和三態(tài)輸出門(mén)是兩種特殊的TTL門(mén)電路，它們?cè)试S把輸出端直接并接在一起使用。（5）焊接、測(cè)試和儲(chǔ)存時(shí)的注意事項(xiàng)：a．電路應(yīng)存放在導(dǎo)電的容器內(nèi)，有良好的靜電屏蔽。（2）高輸入阻抗，通常大于1010Ω，遠(yuǎn)高于TTL器件的輸入阻抗。電源極性絕對(duì)不允許接錯(cuò)。測(cè)試電路如圖24所示，采用逐點(diǎn)測(cè)試法，即調(diào)節(jié)Rw，逐點(diǎn)測(cè)得Ui及Uo，然后繪成曲線。ICCH是指輸出端空載，每個(gè)門(mén)各有一個(gè)以上的輸入端接地，電源提供給器件的電流。（4）在輸出端再并接一負(fù)載電阻RL=1KΩ，觀察并記錄輸出波形的變化情況。Cb既加速了晶體管的接通過(guò)程又加速了斷開(kāi)過(guò)程，故稱之為加速電容，這是一種經(jīng)濟(jì)有效的方法，在脈沖電路中得到廣泛應(yīng)用。 電子技術(shù)論壇 電子發(fā)燒友實(shí)驗(yàn)一 晶體管開(kāi)關(guān)特性、限幅器與鉗位器一、實(shí)驗(yàn)?zāi)康?．觀察晶二極管、三極管的開(kāi)關(guān)特性，熟知外電路參數(shù)變化對(duì)晶體管開(kāi)關(guān)特性的影響。箝位二極管D的作用是：當(dāng)管子T由飽和進(jìn)入截止時(shí)，隨著電源對(duì)分布電容和負(fù)載電 圖11 晶體二極管的開(kāi)關(guān)特性 圖12 晶體三極管的開(kāi)關(guān)特性容的充電，vo逐漸上升。（5）去掉RL，接入限幅二極管D（2AK2），觀察并記錄輸出波形的變化情況。通常ICCL＞ICCH，它們的大小標(biāo)志著器件靜態(tài)功耗的大小。圖23 扇出系數(shù)試測(cè)電路 圖24 傳輸特性測(cè)試電路（5）平均傳輸延遲時(shí)間tpdtpd是衡量門(mén)電路開(kāi)關(guān)速度的參數(shù)，如圖25所示。3．閑置輸入端處理方法（1）懸空，相當(dāng)于正邏輯“1”，對(duì)于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實(shí)驗(yàn)時(shí)允許懸空處理。（3）接近理想的傳輸特性，％以上，％以下，因此輸出邏輯電平的擺幅很大，噪聲容限很高。b．焊接時(shí)必須切斷電源，電烙鐵外殼必須良好接地，或撥下烙鐵，靠其余熱焊接。1．TTL集電極開(kāi)路門(mén)（OC門(mén)）本實(shí)驗(yàn)所用OC與非門(mén)型號(hào)為2輸入四與非門(mén)74LS03，內(nèi)部邏輯圖及引腳排列如圖41（a）、（b）所示。（a） （b）圖44 74LS125三態(tài)四總線緩沖器邏輯符號(hào)及引腳排列三態(tài)電路主要用途之一是實(shí)現(xiàn)總線傳輸，即用一個(gè)傳輸通道（稱總線），以選通方式傳送多路信息。注意，應(yīng)先使工作的三態(tài)門(mén)轉(zhuǎn)換到禁止?fàn)顟B(tài)，再讓另一個(gè)門(mén)開(kāi)始傳遞數(shù)據(jù)。在高速CMOS電路54/74HC系列中的一個(gè)子系列54/74HCT，其輸入電平與TTL電路完全相同，因此在相互取代時(shí)，有需考慮電平的匹配問(wèn)題。（a） 高電平輸出 （b） 低電平輸出 圖53 與非門(mén)電路輸出特性測(cè)試電路（1）測(cè)試TTL電路74LS00的輸出特性在實(shí)驗(yàn)臺(tái)的合適位置選取一個(gè)14P插座。B得知，可以用兩個(gè)與非門(mén)組合成一個(gè)與門(mén)。測(cè)試方法同1．（3）項(xiàng)，將測(cè)試結(jié)果填入自擬表格中，并驗(yàn)證邏輯功能。2． 對(duì)險(xiǎn)象進(jìn)行討論。2．設(shè)計(jì)一個(gè)保險(xiǎn)箱的數(shù)字代碼鎖，該鎖有規(guī)定的4位代碼A、B、C、D的輸入端和一個(gè)開(kāi)箱時(shí)鑰匙孔信號(hào)E的輸入端，鎖的代碼由實(shí)驗(yàn)者自編（例如1001）。前者又分為變量譯碼器和代碼變換譯碼器。其中A3A2A1AO是地址輸入端，YO～Y9是譯碼輸出端，由邏輯圖可知，CC4028的輸出能拒絕偽碼，當(dāng)輸入為1010～1111時(shí)，所有輸出全為1。實(shí)驗(yàn)時(shí)，只要接通+5V電源和將十進(jìn)制數(shù)的BCD碼接至譯碼器的相應(yīng)輸入端A、B、C、D即可顯示0～9數(shù)字。3． 熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。有很多種型號(hào)可供各種用途的需要而選用。要求改變RD，SD（J、K、CP處于任意狀態(tài)），并在RD =0（SD=1）或SD=0（RD=1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、Q狀態(tài)。試問(wèn)：能實(shí)現(xiàn)單發(fā)脈沖輸出的原理是什么？并請(qǐng)擬定實(shí)驗(yàn)觀察方案。