【正文】 求的阻值不同。5．輸出端不允許并聯(lián)使用（集電極開路門（oc）和三態(tài)輸出門電路（3s）除外）。否則不僅會(huì)使電路邏輯功能混亂，并會(huì)導(dǎo)致器件損壞。6．輸出端不允許直接接地或直接接+5V電源，否則將損壞器件，有時(shí)為了使后級(jí)電路獲得較高的輸出電平，允許輸出端通過電阻R接至VCC，一般取R=3～。實(shí)驗(yàn)三 CMOS集成邏輯門的邏輯功能與參數(shù)測(cè)試一、實(shí)驗(yàn)?zāi)康?． 掌握CMOS集成門電路的邏輯功能和器件的使用規(guī)則。2． 學(xué)會(huì)CMOS集成門電路主要參數(shù)的測(cè)試方法。二、實(shí)驗(yàn)原理1．CMOS集成電路是將N溝道MOS晶體管和P溝道MOS晶體管同時(shí)用于一個(gè)集成電路中，成為組合二種溝道MOS管性能的更優(yōu)良的集成電路。CMOS集成電路的主要優(yōu)點(diǎn)：（1）功耗低，其靜態(tài)工作電流在10－9A數(shù)量級(jí)，是目前所有數(shù)字集成電路中最低的，而TTL器件的功耗則大得多。（2）高輸入阻抗，通常大于1010Ω，遠(yuǎn)高于TTL器件的輸入阻抗。（3）接近理想的傳輸特性，％以上，％以下，因此輸出邏輯電平的擺幅很大，噪聲容限很高。（4）電源電壓范圍廣，可在+3V～+18V范圍內(nèi)正常運(yùn)行。（5）由于有很高的輸入阻抗，要求驅(qū)動(dòng)電流很小，輸出電流在+5V電源下約為500μA，遠(yuǎn)小于TTL電路，如以此電流來(lái)驅(qū)動(dòng)同類門電路，其扇出系數(shù)將非常大。在一般低頻率時(shí)，無(wú)需考慮扇出系數(shù)，但在高頻時(shí)，后級(jí)門的輸入電容將為主要負(fù)載，使其扇出能力下降，所以在較高頻率工作時(shí)，CMOS電路的扇出系數(shù)一般取10～20。2．CMOS門電路邏輯功能盡管CMOS與TTL電路內(nèi)部結(jié)構(gòu)不同，但它們的邏輯功能完全一樣。本實(shí)驗(yàn)將測(cè)定與門CC4082，或門CC4071，與非門CC4011，異或門CC4030的邏輯功能。各集成塊的邏輯功能與真值表參閱教材及有關(guān)資料。3．CMOS與非門的主要參數(shù)CMOS與非門主要參數(shù)的定義及測(cè)試方法與TTL電路相仿，從略。4．CMOS電路的使用規(guī)則由于CMOS電路有很高的輸入阻抗，這給使用者帶來(lái)一定的麻煩，即外來(lái)的干擾信號(hào)很容易在一些懸空的輸入端上感應(yīng)出很高的電壓，以至損壞器件。CMOS電路的使用規(guī)則如下：（1）UDD接電源正極，USS接電源負(fù)極（通常接地），不得接反。CC4000系列的電源允許電壓在+3～+18V范圍內(nèi)選擇，實(shí)驗(yàn)中一般要求使用+5～+15V。（2）所有輸入端一律不準(zhǔn)懸空閑置輸入端的處理方法：a）按照邏輯要求，直接接VDD（與非門）或VSS（或非門）。b）在工作頻率不高的電路中，允許輸入端并聯(lián)使用。（3）輸出端不允許直接與VDD或VSS連接，否則將導(dǎo)致器件損壞。（4）在裝接電路，改變電路連接或插、撥電路時(shí)，均應(yīng)切斷電源，嚴(yán)禁帶電操作。（5）焊接、測(cè)試和儲(chǔ)存時(shí)的注意事項(xiàng)：a．電路應(yīng)存放在導(dǎo)電的容器內(nèi)，有良好的靜電屏蔽。b．焊接時(shí)必須切斷電源，電烙鐵外殼必須良好接地，或撥下烙鐵，靠其余熱焊接。c．所有的測(cè)試儀器必須良好接地。d．若信號(hào)源與CMOS器件使用兩組電源供電，應(yīng)先開CMOS電源，關(guān)機(jī)時(shí)，先關(guān)信號(hào)源最后才關(guān)CMOS電源。三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電流 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器 6．直流數(shù)字電壓表7．直流毫安表 8．直流 微安表9．邏輯筆10．CC401CC407CC408CC4030 電位器100K、電阻1K四、實(shí)驗(yàn)內(nèi)容1．CMOS與非門CC4011參數(shù)測(cè)試（方法與TTL電路相同）（1）測(cè)試CC4011一個(gè)門的ICCH，ICCL，IiH，IiL（2）測(cè)試CC4011一個(gè)門的傳輸特性（一個(gè)輸入端作信號(hào)輸入，另一個(gè)輸入端接邏輯高電平）（3）將CC4011的三個(gè)門串接成振蕩器，用示波器觀測(cè)輸入、輸出波形，并計(jì)算出tpd值。2．驗(yàn)證CMOS各門電路的邏輯功能，判斷其好壞。驗(yàn)證與非門CC4011，或門CC4071，與門CC4082及異或門CC4030邏輯功能（取器件中的一個(gè)門進(jìn)行驗(yàn)證），其引腳見附錄。測(cè)試時(shí)，選好某一個(gè)14P插座，插入被測(cè)器件，其輸入端A、B接邏輯開關(guān)的輸出端插口，其輸出Z接至邏輯筆的輸入口，撥動(dòng)邏輯電平開關(guān)，測(cè)試各輸出端的電位及邏輯狀態(tài)，并記入表31中。 表31輸 入 端輸 出 端 ZAB電位（V）邏輯狀態(tài)00011011圖31 與非門邏輯功能測(cè)試3．觀察與非門、與門、或非門對(duì)脈沖的控制作用。選用與非門按圖32（a）、（b）接線，將一個(gè)輸入端接連續(xù)脈沖源（頻率為20KHZ），用示波器觀察兩種電路的輸出波形，記錄之。然后測(cè)定“與門”和“或非門”對(duì)連續(xù)脈沖的控制作用。 （a） （b）圖32 與非門對(duì)脈沖的控制作用五、預(yù)習(xí)要求1．復(fù)習(xí)CMOS門電路的工作原理2．熟悉實(shí)驗(yàn)用各集成門引腳功能3．畫出各實(shí)驗(yàn)內(nèi)容的測(cè)試電路與數(shù)據(jù)記錄表格4．畫好實(shí)驗(yàn)用各門電路的真值表表格5．各CMOS門電路閑置輸入端如何處理？六、實(shí)驗(yàn)報(bào)告1．整理實(shí)驗(yàn)結(jié)果，用坐標(biāo)紙畫出傳輸特性曲線。2．根據(jù)實(shí)驗(yàn)結(jié)果，寫出各門電路的邏輯表達(dá)式，并判斷被測(cè)電路的功能好壞。實(shí)驗(yàn)四 TTL集電極開路門與三態(tài)輸出門的應(yīng)用一、實(shí)驗(yàn)?zāi)康?． 掌握TTL集電極開路門（OC門）的邏輯功能及應(yīng)用2． 了解集電極負(fù)載電阻RL對(duì)集電極開路門的影響3． 掌握TTL三態(tài)輸出門（3S門）的邏輯功能及應(yīng)用二、實(shí)驗(yàn)原理數(shù)字系統(tǒng)中有時(shí)需要把兩個(gè)或兩個(gè)以上集成邏輯門的輸出端直接并接在一起完成一定的邏輯功能。對(duì)于普通的TTL門電路，由于輸出級(jí)采用了推拉式輸出電路，無(wú)論輸出是高電平還是低電平，輸出阻抗都很低。因此，通常不允許將它們的輸出端并接在一起使用。集電極開路門和三態(tài)輸出門是兩種特殊的TTL門電路，它們?cè)试S把輸出端直接并接在一起使用。1．TTL集電極開路門（OC門）本實(shí)驗(yàn)所用OC與非門型號(hào)為2輸入四與非門74LS03，內(nèi)部邏輯圖及引腳排列如圖41（a）、（b）所示。OC與非門的輸出管T3是懸空的，工作時(shí)，輸出端必須通過一只外接電阻RL和電源EC相連接，以保證輸出電平符合電路要求。OC門的應(yīng)用主要有下述三個(gè)方面（1）利用電路的“線與”特性方便的完成某些特定的邏輯功能。圖42所示，將兩個(gè)OC與非門輸出端直接并接在一起，則它們的輸出F=FAFB=A1A2B1B2=A1A2+B1B2即把兩個(gè)（或兩個(gè)以上）OC與非門“線與”可完成“與或非”的邏輯功能。（2）實(shí)現(xiàn)多路信息采集，使兩路以上的信息共用一個(gè)傳輸通道（總線）。（3）實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換，以推動(dòng)熒光數(shù)碼管、繼電器、MOS器件等多種數(shù)字集成電路。 （a） （b） 圖41 74LS03內(nèi)部結(jié)構(gòu)及引腳排列 OC門輸出并聯(lián)運(yùn)用時(shí)負(fù)載電阻RL的選擇。圖43所示電路由n個(gè)OC與非門“線與”驅(qū)動(dòng)有m個(gè)輸入端的N個(gè)TTL與非門，為保證OC與非門輸出電平符合邏輯要求，負(fù)載電阻RL阻值的選擇范圍為RLmax=RLmin=式中：IOH——OC門輸出管截止時(shí)（輸出高電平UOH）的漏電流（約50μA）ILM——OC門輸出低電平UOL時(shí)允許最大灌入負(fù)載電流（約20mA）IiH——負(fù)載門高電平輸入電流（＜50μA）IiL——負(fù)載門低電平輸入電流（＜）EC——RL外接電源電壓n— —OC門個(gè)數(shù)N——負(fù)載門個(gè)數(shù)m——接入電路的負(fù)載門輸入端總個(gè)數(shù)RL值須小于RLmax，否則UOH將下降，RL值須大于RLmin，否則UOL將上升，又RL的大小會(huì)影響輸出波形的邊沿時(shí)間，在工作速度較高時(shí)，RL應(yīng)盡量選取接近RLmin。除了OC與非門外，還有其它類型的OC器件，RL的選取方法也與此類同。圖42 OC與非門“線與”電路 圖43 OC與非門負(fù)載電阻RL的確定2．TTL三態(tài)輸出門（3S門）TTL三態(tài)輸出門是一種特殊的門電路，它與普通的TTL門電路結(jié)構(gòu)不同，它的輸出端除了通常的高電平、低電平兩種狀態(tài)外（這兩種狀態(tài)均為低阻狀態(tài)），還有第三種輸出狀態(tài)——高阻狀態(tài)，處于高阻狀態(tài)時(shí)，電路與負(fù)載之間相當(dāng)于開路。三態(tài)輸出門按邏輯功能及控制方式來(lái)分有各種不同類型，本實(shí)驗(yàn)所用三態(tài)門的型號(hào)是74LS125三態(tài)輸出四總線緩沖器，圖44（a）是三態(tài)輸出四總線緩沖器的邏輯符號(hào)，它有一個(gè)控制端（又稱禁止端或使能端）E，E=0為正常工作狀態(tài)，實(shí)現(xiàn)Y=A的邏輯功能；E=1為禁止?fàn)顟B(tài)，輸出Y呈現(xiàn)高阻狀態(tài)。這種在控制端加低電平時(shí)電路才能正常工作的工作方式稱低電平使能。圖44（b）為74LS125引腳排列。表41為功能表。（a） （b）圖44 74LS125三態(tài)四總線緩沖器邏輯符號(hào)及引腳排列三態(tài)電路主要用途之一是實(shí)現(xiàn)總線傳輸，即用一個(gè)傳輸通道（稱總線），以選通方式傳送多路信息。圖45所示，電路中把若干個(gè)三態(tài)TTL電路輸出端直接連接在一起構(gòu)成三態(tài)門總線，使用時(shí)，要求只有需要傳輸信息的三態(tài)控制端處于使能態(tài)（E=0）其余各門皆處于禁止?fàn)顟B(tài)（E=1）。由于三態(tài)門輸出電路結(jié)構(gòu)與普通TTL電路相同，顯然，若同時(shí)有兩個(gè)或兩個(gè)以上三態(tài)門的控制端處于使能態(tài)，將出現(xiàn)與普通TTL門“線與”運(yùn)用時(shí)同樣的問題，因而是絕對(duì)不允許的。 表41輸 入輸 出EAF00101101高阻態(tài) 圖45 三態(tài)輸出門實(shí)現(xiàn)總線傳輸三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電源 2．+15V直流電源3．示波器 4．直流數(shù)字電壓表5．單次脈沖源 6．連續(xù)脈沖源7．邏輯電平開關(guān) 8．01指示器9．74LS03 74LS125 74LS04四、實(shí)驗(yàn)內(nèi)容1．TTL集電極開路與非門74LS03負(fù)載電阻RL的確定。用兩個(gè)集電極開路與非門“線與”使用驅(qū)動(dòng)一個(gè)TTL非門，按圖46連接實(shí)驗(yàn)電路。負(fù)載電阻由一個(gè)200Ω電阻和一個(gè)20K電位器串接而成，取EC=5V，UOH=，UOL=。接通電源，用邏輯開關(guān)改變兩個(gè)OC門的輸入狀態(tài)，先使OC門“線與”輸出高電平，調(diào)節(jié)RW至使UOH=，測(cè)得此時(shí)的RL即為RLmax，再使電路輸出低電平UOL=，測(cè)得此時(shí)的RL即為RLmin。圖46 74LS03負(fù)載電阻確定2．集電極開路門的應(yīng)用（1）用OC門實(shí)現(xiàn)F=AB+CD+EF實(shí)驗(yàn)時(shí)輸入變量允許用原變量和反變量，外接負(fù)載電阻RL自取合適的值。*（2）用OC門實(shí)現(xiàn)異或邏輯。*（3）用OC電路作TTL電路驅(qū)動(dòng)CMOS電路的接口電路，實(shí)現(xiàn)電平轉(zhuǎn)換。實(shí)驗(yàn)電路如圖47所示。圖47 OC電路驅(qū)動(dòng)CMOS電路接口電路a．在電路輸入端加不同的邏輯電平值，用直流數(shù)字電壓表測(cè)量集電極開路與非門及CMOS與非門的輸出電平值。b．在電路輸入端加1KHZ方波信號(hào)，用示波器觀察A、B、C、各點(diǎn)電壓波形幅值的變化。3．三態(tài)輸出門（1）測(cè)試74LS125三態(tài)輸出門的邏輯功能三態(tài)門輸入端接邏輯開關(guān)，控制端接單脈沖源，輸出端接01指示器顯示插口。逐個(gè)測(cè)試集成塊中四個(gè)門的邏輯功能，記入表42中。（2）三態(tài)輸出門的應(yīng)用將四個(gè)三態(tài)緩沖器按圖48接線，輸入端按圖示加輸入信號(hào)，控制端接邏輯開關(guān)，輸出端接01指示器顯示插口，先使四個(gè)三態(tài)門的控制端均為高電平“1”，即處于禁止?fàn)顟B(tài)，方可接通電源，然后輪流使其中一個(gè)門的控制端接低電平“0”，觀察總線的邏輯狀態(tài)。注意，應(yīng)先使工作的三態(tài)門轉(zhuǎn)換到禁止?fàn)顟B(tài)，再讓另一個(gè)門開始傳遞數(shù)據(jù)。記錄實(shí)驗(yàn)結(jié)果。圖48 用74LS125實(shí)現(xiàn)總線傳輸實(shí)驗(yàn)電路表42輸 入輸 出EA