【正文】 若將圖101稍加改動(dòng)，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個(gè)4位二進(jìn)制減法計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。計(jì)數(shù)器種類很多。六、實(shí)驗(yàn)報(bào)告1．列出整理各類觸發(fā)器的邏輯功能。單發(fā)脈沖發(fā)生器就送出一個(gè)脈沖，該脈沖與手控觸發(fā)脈沖的時(shí)間長(zhǎng)短無關(guān)。（提示：采用雙D觸發(fā)器74LS74，兩個(gè)CP端的觸發(fā)脈沖分別由兩名運(yùn)動(dòng)員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示）。（2）測(cè)試D觸發(fā)器的邏輯功能按表96要求進(jìn)行測(cè)試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上升沿（即由0→1），記錄之。（3）將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。2．測(cè)試雙JK觸發(fā)器74LS112邏輯功能（1）測(cè)試RD、SD的復(fù)位、置位功能表94 RS11→00→11→010→100任取一只JK觸發(fā)器，RD、SD、J、K端接邏輯開關(guān)輸出插口，CP端接單次脈沖源，Q、Q端接至邏輯電平顯示輸入插口。 （a） T觸發(fā)器 （b） T，觸發(fā)器 圖94 JK觸發(fā)器轉(zhuǎn)換為T、T，觸發(fā)器同樣，若將D觸發(fā)器的Q端與D端相連，便轉(zhuǎn)換成T，觸發(fā)器。如圖94（a）所示，其狀態(tài)方程為Qn+1=TQn+TQnT觸發(fā)器的功能表如表93所示。其功能表如表92。3．D觸發(fā)器在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1=Dn其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)的只取決于時(shí)鐘到來前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。通常把Q=0、Q=1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=1，Q=0定為“1”狀態(tài)。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。2． 掌握集成觸發(fā)器的使用方法和邏輯功能的測(cè)試方法。2． 根據(jù)實(shí)驗(yàn)任務(wù)，畫出所需的實(shí)驗(yàn)線路及記錄表格。畫出分配器的實(shí)驗(yàn)電路，用示波器觀察和記錄在地址A2A1AO端分別取000～111 8種不同狀態(tài)時(shí)YO～Y7端的輸出波形，注意輸出波形與CP輸入波形之間的相位關(guān)系。圖88 CC4511驅(qū)動(dòng)一位LED數(shù)碼管三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器 6．撥碼開關(guān)組7．譯碼顯示器8．74LS1382 CC4028 CC4511四、實(shí)驗(yàn)內(nèi)容1．?dāng)?shù)據(jù)撥碼開關(guān)的使用。表82輸 入輸 出LEBILTDCBAabcdefg顯示字形011111118010000000消 隱01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消 隱01110110000000消 隱01111000000000消 隱01111010000000消 隱01111100000000消 隱01111110000000消 隱111鎖 存鎖 存在本數(shù)字電路實(shí)驗(yàn)臺(tái)上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過1001時(shí)，輸出全為0，數(shù)碼管熄滅。LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有一個(gè)專門的譯碼器，該譯碼器不但要完成譯碼功能，還要有相當(dāng)?shù)尿?qū)動(dòng)能力。所以CC4028不僅可作為一般譯碼器使用，也可以作多路分配器使用和實(shí)現(xiàn)邏輯函數(shù)多種功能。圖84 用兩片74LS138組合成4/16譯碼器（2）二—十進(jìn)制譯碼器CC4028等它能將輸入的4位二進(jìn)制數(shù)表示的二—十進(jìn)制數(shù)譯成十進(jìn)制數(shù)，其邏輯圖及引腳功能如圖85所示。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。當(dāng)S1=0，S2+S3=X時(shí)或S1=X，S2+S3=1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。2．譯碼器可分為通用譯碼器和顯示譯碼器兩大類。2．熟悉數(shù)碼管的使用二、實(shí)驗(yàn)原理1．譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。2．對(duì)所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測(cè)試，記錄測(cè)試結(jié)果。［提示：實(shí)驗(yàn)時(shí)鎖被打開，用實(shí)驗(yàn)箱上的繼電器吸合與LED發(fā)光二極管點(diǎn)亮表示；在未按規(guī)定按下開關(guān)鍵時(shí)，防盜蜂鳴器響］。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測(cè)試電路邏輯功能符合設(shè)計(jì)要求為止。BCD當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí)，輸出端才為“1”。（2）用卡諾圖或代數(shù)化簡(jiǎn)法求出最簡(jiǎn)的邏輯表達(dá)式。2．總結(jié)組合電路的分析與測(cè)試方法。 圖 66五、實(shí)驗(yàn)預(yù)習(xí)要求1．復(fù)習(xí)組合邏輯電路的分析方法。（2）按所畫的原理圖，選擇器件，并在實(shí)驗(yàn)箱上接線。根據(jù)全加器的邏輯表達(dá)式全加和 Di =（Ai⊕Bi）⊕Di1進(jìn) 位 Gi =（Ai⊕Bi）ABSC00011011 圖64 半加器電路2．分析、測(cè)試用異或門CC4030和與非門CC4011組成的半加器邏輯電路根據(jù)半加器的邏輯表達(dá)式可知，半加的和S是A、B的異或，而進(jìn)位C是A、B的相與，故半加器可用一個(gè)集成異或門和二個(gè)與非門組成，如圖64所示。還可以用卡諾圖的方法來判斷組合電路是否存在靜態(tài)險(xiǎn)象，以及找出校正項(xiàng)來消除靜態(tài)險(xiǎn)象。然而在輸入A變化時(shí)（動(dòng)態(tài)時(shí)）從圖61（b）可見，在輸出Z的某些瞬間會(huì)出現(xiàn)O，即當(dāng)A經(jīng)歷1→0的變化時(shí)，Z出現(xiàn)窄脈沖，即電路存在靜態(tài)O型險(xiǎn)象。3．組合電路設(shè)計(jì)過程是在理想情況下進(jìn)行的，即假設(shè)一切器件均沒有延遲效應(yīng)，但實(shí)際上并非如此，信號(hào)通過任何導(dǎo)線或器件都需要一段響應(yīng)時(shí)間，由于制造工藝上的原因，各器件延遲時(shí)間的離散性很大，這就有可能在一個(gè)組合電路中，在輸入信號(hào)發(fā)生變化時(shí)，有可能產(chǎn)生錯(cuò)誤的輸出。B=A2．熟悉所用集成電路的引腳功能。先用CC4001的一個(gè)門來驅(qū)動(dòng)，觀測(cè)CC4001的輸出電平和74LS00的輸出邏輯功能。2．TTL電路驅(qū)動(dòng)CMOS電路用74LS00的一個(gè)門來驅(qū)動(dòng)CC4001的四個(gè)門，實(shí)驗(yàn)電路如圖51，R取3KΩ。改變電位器RW的阻值，從而獲得輸出伏安特性曲線，R為限流電阻。（4）CMOS與CMOS的銜接CMOS電路之間的連接十分方便，不需另外接元件。（3）COS驅(qū)動(dòng)TTL電路圖51 TTL電路驅(qū)動(dòng)CMOS電路表52LSTTLLTTLTTLASLTTLCC4001B 系列1202MC14001B系列1202MM74HC及74HCT系 列1020220CMOS的輸出電平能滿足TTL對(duì)輸入電平的要求，而驅(qū)動(dòng)電流將受限制，主要是低電平時(shí)的負(fù)載能力。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問題。當(dāng)輸出端負(fù)載很輕時(shí)，輸出高電平將十分接近電源電壓；輸出低電平時(shí)將十分接近地電位。當(dāng)輸入端處于低電平時(shí)，電流由電源VCC經(jīng)內(nèi)部電路流出輸入端，電流較大，當(dāng)與上一級(jí)電路銜接時(shí)，將決定上級(jí)電路應(yīng)具的負(fù)載能力。實(shí)驗(yàn)五 集成邏輯電路的連接和驅(qū)動(dòng)一、實(shí)驗(yàn)?zāi)康?．掌握TTL、CMOS集成電路輸入電路與輸出電路的性質(zhì)。2．計(jì)算實(shí)驗(yàn)中各RL阻值，并從中確定實(shí)驗(yàn)所用RL值（選標(biāo)稱值）。（2）三態(tài)輸出門的應(yīng)用將四個(gè)三態(tài)緩沖器按圖48接線，輸入端按圖示加輸入信號(hào)，控制端接邏輯開關(guān)，輸出端接01指示器顯示插口，先使四個(gè)三態(tài)門的控制端均為高電平“1”，即處于禁止?fàn)顟B(tài)，方可接通電源，然后輪流使其中一個(gè)門的控制端接低電平“0”，觀察總線的邏輯狀態(tài)。圖47 OC電路驅(qū)動(dòng)CMOS電路接口電路a．在電路輸入端加不同的邏輯電平值，用直流數(shù)字電壓表測(cè)量集電極開路與非門及CMOS與非門的輸出電平值。圖46 74LS03負(fù)載電阻確定2．集電極開路門的應(yīng)用（1）用OC門實(shí)現(xiàn)F=AB+CD+EF實(shí)驗(yàn)時(shí)輸入變量允許用原變量和反變量，外接負(fù)載電阻RL自取合適的值。 表41輸 入輸 出EAF00101101高阻態(tài) 圖45 三態(tài)輸出門實(shí)現(xiàn)總線傳輸三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電源 2．+15V直流電源3．示波器 4．直流數(shù)字電壓表5．單次脈沖源 6．連續(xù)脈沖源7．邏輯電平開關(guān) 8．01指示器9．74LS03 74LS125 74LS04四、實(shí)驗(yàn)內(nèi)容1．TTL集電極開路與非門74LS03負(fù)載電阻RL的確定。表41為功能表。圖42 OC與非門“線與”電路 圖43 OC與非門負(fù)載電阻RL的確定2．TTL三態(tài)輸出門（3S門）TTL三態(tài)輸出門是一種特殊的門電路，它與普通的TTL門電路結(jié)構(gòu)不同，它的輸出端除了通常的高電平、低電平兩種狀態(tài)外（這兩種狀態(tài)均為低阻狀態(tài)），還有第三種輸出狀態(tài)——高阻狀態(tài)，處于高阻狀態(tài)時(shí)，電路與負(fù)載之間相當(dāng)于開路。（3）實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換，以推動(dòng)熒光數(shù)碼管、繼電器、MOS器件等多種數(shù)字集成電路。圖42所示，將兩個(gè)OC與非門輸出端直接并接在一起，則它們的輸出F=FA集電極開路門和三態(tài)輸出門是兩種特殊的TTL門電路，它們?cè)试S把輸出端直接并接在一起使用。2．根據(jù)實(shí)驗(yàn)結(jié)果，寫出各門電路的邏輯表達(dá)式，并判斷被測(cè)電路的功能好壞。 表31輸 入 端輸 出 端 ZAB電位（V）邏輯狀態(tài)00011011圖31 與非門邏輯功能測(cè)試3．觀察與非門、與門、或非門對(duì)脈沖的控制作用。三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電流 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器 6．直流數(shù)字電壓表7．直流毫安表 8．直流 微安表9．邏輯筆10．CC401CC407CC408CC4030 電位器100K、電阻1K四、實(shí)驗(yàn)內(nèi)容1．CMOS與非門CC4011參數(shù)測(cè)試（方法與TTL電路相同）（1）測(cè)試CC4011一個(gè)門的ICCH，ICCL，IiH，IiL（2）測(cè)試CC4011一個(gè)門的傳輸特性（一個(gè)輸入端作信號(hào)輸入，另一個(gè)輸入端接邏輯高電平）（3）將CC4011的三個(gè)門串接成振蕩器，用示波器觀測(cè)輸入、輸出波形，并計(jì)算出tpd值。（5）焊接、測(cè)試和儲(chǔ)存時(shí)的注意事項(xiàng)：a．電路應(yīng)存放在導(dǎo)電的容器內(nèi)，有良好的靜電屏蔽。（2）所有輸入端一律不準(zhǔn)懸空閑置輸入端的處理方法：a）按照邏輯要求，直接接VDD（與非門）或VSS（或非門）。3．CMOS與非門的主要參數(shù)CMOS與非門主要參數(shù)的定義及測(cè)試方法與TTL電路相仿，從略。在一般低頻率時(shí)，無需考慮扇出系數(shù)，但在高頻時(shí)，后級(jí)門的輸入電容將為主要負(fù)載，使其扇出能力下降，所以在較高頻率工作時(shí)，CMOS電路的扇出系數(shù)一般取10～20。（2）高輸入阻抗，通常大于1010Ω，遠(yuǎn)高于TTL器件的輸入阻抗。實(shí)驗(yàn)三 CMOS集成邏輯門的邏輯功能與參數(shù)測(cè)試一、實(shí)驗(yàn)?zāi)康?． 掌握CMOS集成門電路的邏輯功能和器件的使用規(guī)則。對(duì)于不同系列