【正文】 根據(jù)計數(shù)制的不同，分為二進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。表95JKCPQn+1Qn =0Qn =1000→11→0010→11→0100→11→0110→11→0測試方法同實驗內(nèi)容3），記錄之。所以，若將T觸發(fā)器的T端置1，如圖94（b）所示，即得T，觸發(fā)器。 圖92 74LS112雙JK觸發(fā)器引腳功能及邏輯符號JK觸發(fā)器的狀態(tài)方程為Qn+1=JQn+KQnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”的關(guān)系。5．二—十進制譯碼器選取二—十制譯碼器CC4028，按實驗原理的說明，自擬實驗線路，進行實驗和記錄。驅(qū)動共陰極LED數(shù)碼管。若利用使能端中的一個輸入端輸入數(shù)據(jù)信息，器件就成為一個數(shù)據(jù)分配器（又稱多路分配器），如圖82所示。39。表71D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表72 DABC 000111100001111111101由卡諾圖得出邏輯表達式，并演化成“與非”的形式。5．觀察冒險現(xiàn)象按圖66接線，當(dāng)B=1，C=1時，A輸入矩形波（f=1MHZ以上），用示波器觀察Z輸出波形。 （a） （b） 圖62 1 型靜態(tài)險象進一步研究得知，對于任何復(fù)雜的按“與或”或“或與”函數(shù)式構(gòu)成的組合電路中，只要能成為A+A或AA的形式，必然存在險象。最后用1/4 74HC00代替1/4 CC4001，測試其輸出電平及系統(tǒng)的邏輯功能。既要使用此系列又要提高其驅(qū)動能力時，可采用以下兩種方法a．采用CMOS驅(qū)動器，如CC4049，CC4050是專為給出較大驅(qū)動能力而設(shè)計的CMOS電路。二、實驗原理1．TTL電路輸入輸出電路性質(zhì)當(dāng)輸入端為高電平時，輸入電流是反向二極管的漏電流，電流極小。*（3）用OC電路作TTL電路驅(qū)動CMOS電路的接口電路，實現(xiàn)電平轉(zhuǎn)換。圖43所示電路由n個OC與非門“線與”驅(qū)動有m個輸入端的N個TTL與非門，為保證OC與非門輸出電平符合邏輯要求，負載電阻RL阻值的選擇范圍為RLmax=RLmin=式中：IOH——OC門輸出管截止時（輸出高電平UOH）的漏電流（約50μA）ILM——OC門輸出低電平UOL時允許最大灌入負載電流（約20mA）IiH——負載門高電平輸入電流（＜50μA）IiL——負載門低電平輸入電流（＜）EC——RL外接電源電壓n— —OC門個數(shù)N——負載門個數(shù)m——接入電路的負載門輸入端總個數(shù)RL值須小于RLmax，否則UOH將下降，RL值須大于RLmin，否則UOL將上升，又RL的大小會影響輸出波形的邊沿時間，在工作速度較高時，RL應(yīng)盡量選取接近RLmin。然后測定“與門”和“或非門”對連續(xù)脈沖的控制作用。CMOS電路的使用規(guī)則如下：（1）UDD接電源正極，USS接電源負極（通常接地），不得接反。否則不僅會使電路邏輯功能混亂，并會導(dǎo)致器件損壞。2．74LS20主要參數(shù)的測試（1）分別按圖22，23，25（b）接線，將測試結(jié)果記入表22中。在多級門電路中，它相當(dāng)于前級門輸出高電平時，前級門的拉電流負載，其大小關(guān)系到前級門的拉電流負載能力，希望IiH小些。其邏輯符號及引腳排列如圖21（a）、（b）、（c）所示。1．二極管反向恢復(fù)時間的觀察按圖14接線，E為偏置電壓（0～2V可調(diào)）（1）輸入信號vi為頻率f=20KHZ方波，E調(diào)至0V，用雙蹤示波器觀察和記錄輸入信號vi和輸出信號vo的波形，并讀出存貯時間ts和下降時間tf的值。可見晶體管T的集電極電流ic和輸出電壓vo的波形已不是一個理想的矩形波，其起始部分和平頂部分都延遲了一段時間，其上升沿和下降沿都變得緩慢了，如圖12所示。當(dāng)管子選定后，減小正向?qū)娏骱驮龃蠓聪蝌?qū)動電流，可加速電路的轉(zhuǎn)換過程。三、實驗儀器與器件請仔細查看數(shù)字電路實驗箱的結(jié)構(gòu)：直流穩(wěn)壓電源、信號源、邏輯開關(guān)，電平顯示，元器件位置的布局及其使用方法。六、預(yù)習(xí)要求與思考1．如何由+5V和－5V直流穩(wěn)壓電源獲得+3V～－3V連續(xù)可調(diào)的電源。 （a） （b） （c） （d） 圖22 TTL與非門靜參數(shù)測試電路圖 （2）低電平輸入電流IiL和高電平輸入電流IiHIiL是指被測輸入端接地，其余輸入端懸空時，由被測輸入端流出的電流值。1．驗證TTL集成與非門74LS20的邏輯功能輸 入輸 出AnBnCnDnY111110111101111011110表21 圖26 與非門邏輯功能測試電路門的四個輸入端接邏輯開關(guān)輸出插口，以提供“0”與“1”電平信號，開關(guān)向上，輸出邏輯“1”，向下為邏輯“0”。當(dāng)R＜680Ω時，輸入端相當(dāng)于邏輯“0”；當(dāng)R＞，輸入端相當(dāng)于邏輯“1”。各集成塊的邏輯功能與真值表參閱教材及有關(guān)資料。測試時，選好某一個14P插座，插入被測器件，其輸入端A、B接邏輯開關(guān)的輸出端插口，其輸出Z接至邏輯筆的輸入口，撥動邏輯電平開關(guān)，測試各輸出端的電位及邏輯狀態(tài)，并記入表31中。（2）實現(xiàn)多路信息采集，使兩路以上的信息共用一個傳輸通道（總線）。接通電源，用邏輯開關(guān)改變兩個OC門的輸入狀態(tài)，先使OC門“線與”輸出高電平，調(diào)節(jié)RW至使UOH=，測得此時的RL即為RLmax，再使電路輸出低電平UOL=，測得此時的RL即為RLmin。2．整理分析實驗結(jié)果，總結(jié)集電極開路門和三態(tài)輸出門的優(yōu)缺點。表5174LS0074ALS00740074L0074S0074LS002040540574ALS00204054057400408010401074L001020220174S00501001210012（2）TTL驅(qū)動CMOS電路TTL電路驅(qū)動CMOS電路時，由于CMOS電路的輸入阻抗高，故此驅(qū)動電流一般不會受到限制，但在電平配合問題上，低電平是可以的，高電平時有困難，因為TTL電路在滿載時，輸出高電平通常低于CMOS電路對輸入高電平的要求，因此為保證TTL輸出高電平時，后級的CMOS電路能可靠工作，通常要外接一個提拉電阻R，如圖51所示，R的取值為2～，這時TTL后級的CMOS電路數(shù)目實際上是沒有什么限制的。 圖54 CMOS驅(qū)動TTL電路電路的輸入端接邏輯開關(guān)輸出插口，八個輸出分別接邏輯電平顯示的輸入插口。（a）簡單組合電路 （b）輸入A變化時的波形圖圖61 O型靜態(tài)險象如圖61所示電路其輸出函數(shù)Z=A+A，在電路達到穩(wěn)定時，即靜態(tài)時，輸出F總是1。（1）畫出用上述門電路實現(xiàn)的全加器邏輯電路。2．組合邏輯電路設(shè)計舉例用“與非”門設(shè)計一個表決電路。六、實驗報告1．列出實驗任務(wù)的設(shè)計過程，畫出設(shè)計的電路圖。表81為74LS138功能表，當(dāng)S1=1，S2+S3=0時，器件使能，地址碼所指定的輸出端有信號（為0）輸出，其它所有輸出端均無信號（全為1）輸出。小型數(shù)碼管（）每段發(fā)光二極管的正向壓降，隨顯示光（通常為紅、綠、黃、橙色）的顏色不同略有差別，通常約為2～，每個發(fā)光二極管的點亮電流在5～10mA。3．用74LS138構(gòu)成時序脈沖分配器參照圖82和實驗原理說明，時鐘脈沖CP頻率約為10KHZ，要求分配器輸出端YO～Y7的信號與CP輸入信號同相。 圖91 基本RS觸發(fā)器2．JK觸發(fā)器在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。例如將JK觸發(fā)器的J、K兩端連在一起，并認它為T端，就得到所需的T觸發(fā)器。3．測試雙D觸發(fā)器74LS74的邏輯功能（1）測試RD、SD的復(fù)位、置位功能測試方法同實驗內(nèi)容1），自擬表格記錄。4．利用普通的機械開關(guān)組成的數(shù)據(jù)開關(guān)所產(chǎn)生的信號是否可作為觸發(fā)器的時鐘脈沖信號？為什么？是否可以用作觸發(fā)器的其它輸入端的信號？又是為什么？實驗十 計數(shù)器及其應(yīng)用一、實驗?zāi)康?．學(xué)習(xí)用集成觸發(fā)器構(gòu)成計數(shù)器的方法2．掌握中規(guī)模集成計數(shù)器的使用方法及功能測試方法3．運用集成計數(shù)器構(gòu)成1/N分頻器二、實驗原理計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件，它不僅可用來計脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其它特定的邏輯功能。目前，無論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計數(shù)電路。表96DCPQn+1Qn =0Qn =100→11→010→11→05．單發(fā)脈沖發(fā)生器用74LS74型雙D觸發(fā)器，設(shè)計一個單發(fā)脈沖發(fā)生器的實驗線路。如圖95所示。后沿觸發(fā)JK觸發(fā)器的功能表如表91所示。六、實驗報告1．畫出實驗線路，把觀察到的波形畫在坐標(biāo)紙上，并標(biāo)上對應(yīng)的地址碼。其中A、B、C、D——BCD碼輸入端a、b、c、d、e、f、g——譯碼輸出端，輸出“1”有效，用來驅(qū)動共陰極LED數(shù)碼管。根據(jù)輸入地址的不同組合譯出唯一地址，故可用作地址譯碼器。它的作用是把給定的代碼進行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號輸出。ACD2．復(fù)習(xí)用與非門和異或門等構(gòu)成半加器、全加器的工作原理。三、實驗設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器6．CC4011 CC4030 CC4071四、實驗內(nèi)容1．分析、測試用與非門CC4011組成的半加器的邏輯功能（1）寫出圖63的邏輯表達式 圖63 由與非門組成的半加器電路（2）根據(jù)表達式列出真值表，并畫出卡諾圖判斷能否簡化 B 0 1 B 0 1A A 0 01 1S= C=ABZ1Z2Z3SC00011011（3）根據(jù)圖63，在實驗箱選定兩個14P插座，插好兩片CC4011，并接好連線，A、B兩輸入接至邏輯開關(guān)的輸出插口。六、實驗報告1．整理實驗數(shù)據(jù)，作出輸出伏安特性曲線，并加以分析。對直流參數(shù)來講，一個CMOS電路可帶動的CMOS電路數(shù)量是不受限制，但在實際使用時，應(yīng)當(dāng)考慮后級門輸入電容對前級門的傳輸速度的影響，電容太大時，傳輸速度要下降，因此在高速使用時要從負載電容來考慮，例如CC4000T系列。低電平輸出時，允許后級電路灌入電流，隨著灌入電流的增加，輸出低電平將升高，一般LS系列TTL電路允許灌入8mA電流，即可吸收后級20個LS系列準(zhǔn)門的灌入電流。b．在電路輸入端加1KHZ方波信號，用示波器觀察A、B、C、各點電壓波形幅值的變化。三態(tài)輸出門按邏輯功能及控制方式來分有各種不同類型，本實驗所用三態(tài)門的型號是74LS125三態(tài)輸出四總線緩沖器，圖44（a）是三態(tài)輸出四總線緩沖器的邏輯符號，它有一個控制端（又稱禁止端或使能端）E，E=0為正常工作狀態(tài)，實現(xiàn)Y=A的邏輯功能；E=1為禁止?fàn)顟B(tài)，輸出Y呈現(xiàn)高阻狀態(tài)。實驗四 TTL集電極開路門與三態(tài)輸出門的應(yīng)用一、實驗?zāi)康?． 掌握TTL集電極開路門（OC門）的邏輯功能及應(yīng)用2． 了解集電極負載電阻RL對集電極開路門的影響3． 掌握TTL三態(tài)輸出門（3S門）的邏輯功能及應(yīng)用二、實驗原理數(shù)字系統(tǒng)中有時需要把兩個或兩個以上集成邏輯門的輸出端直接并接在一起完成一定的邏輯功能。b）在工作頻