【正文】 0001011101111（3）根據(jù)真值表畫出邏輯函數(shù)Si、Ci的卡諾圖 Bi Bi Di－1 Di－1 Ai 00 01 11 10 Ai 00 01 11 10 0 0 1 1 Di= Gi=（4）按圖65要求，選擇與非門并接線，進(jìn)行測試，將測試結(jié)果填入下表，并與上面真值表進(jìn)行比較邏輯功能是否一致。根據(jù)全加器的邏輯表達(dá)式全加和 Di =（Ai⊕Bi）⊕Di1進(jìn) 位 Gi =（Ai⊕Bi）Bi可知一位全加器可以用兩個(gè)異或門和兩個(gè)與門一個(gè)或門組成。（2）按所畫的原理圖，選擇器件，并在實(shí)驗(yàn)箱上接線。5．觀察冒險(xiǎn)現(xiàn)象按圖66接線，當(dāng)B=1，C=1時(shí)，A輸入矩形波（f=1MHZ以上），用示波器觀察Z輸出波形。 圖 66五、實(shí)驗(yàn)預(yù)習(xí)要求1．復(fù)習(xí)組合邏輯電路的分析方法。3．復(fù)習(xí)組合電路險(xiǎn)象的種類，產(chǎn)生原因，如何防止？4．根據(jù)實(shí)驗(yàn)任務(wù)要求，設(shè)計(jì)好必要的線路。2．總結(jié)組合電路的分析與測試方法。實(shí)驗(yàn)七 組合邏輯電路的設(shè)計(jì)與測試一、實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的設(shè)計(jì)與測試方法二、實(shí)驗(yàn)原理1．使用中、小規(guī)模集成電路來設(shè)計(jì)組合電路是最常見的邏輯電路。（2）用卡諾圖或代數(shù)化簡法求出最簡的邏輯表達(dá)式。（4）最后，用實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)的正確性。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí)，輸出端才為“1”。表71D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表72 DABC 000111100001111111101由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式。BCDABD最后畫出用“與非門”構(gòu)成的邏輯電路如圖71所示。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測試電路邏輯功能符合設(shè)計(jì)要求為止。當(dāng)用鑰匙開箱時(shí)（E=1），如果輸入代碼符合該鎖設(shè)定的代碼，保險(xiǎn)箱被打開（Z1=1），如果不符，電路將發(fā)出報(bào)警信號（Z2=1）。［提示：實(shí)驗(yàn)時(shí)鎖被打開，用實(shí)驗(yàn)箱上的繼電器吸合與LED發(fā)光二極管點(diǎn)亮表示；在未按規(guī)定按下開關(guān)鍵時(shí)，防盜蜂鳴器響］。五、實(shí)驗(yàn)預(yù)習(xí)要求根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。2．對所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測試，記錄測試結(jié)果。39。2．熟悉數(shù)碼管的使用二、實(shí)驗(yàn)原理1．譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換，終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號等。2．譯碼器可分為通用譯碼器和顯示譯碼器兩大類。變量譯碼器（又稱二進(jìn)制譯碼器），用以表示輸入變量的狀態(tài)，如2線4線、3線8線和4線16線譯碼器。而每一個(gè)輸出所代表的函數(shù)對應(yīng)于n個(gè)輸入變量的最小項(xiàng)。 圖81 38譯碼器74LS138邏輯圖及列腳排列其中AAAO為地址輸入端，YO～Y7是譯碼輸出端，SSS3是使能端。當(dāng)S1=0，S2+S3=X時(shí)或S1=X，S2+S3=1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器（又稱多路分配器），如圖82所示。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。接成多路分配器，可將一個(gè)信號源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c(diǎn)。圖84 用兩片74LS138組合成4/16譯碼器（2）二—十進(jìn)制譯碼器CC4028等它能將輸入的4位二進(jìn)制數(shù)表示的二—十進(jìn)制數(shù)譯成十進(jìn)制數(shù)，其邏輯圖及引腳功能如圖85所示。 （a） （b）圖85 CC4028邏輯圖及引腳功能此外，CC4028沒有使能端，因此不能作多路分配器使用。所以CC4028不僅可作為一般譯碼器使用，也可以作多路分配器使用和實(shí)現(xiàn)邏輯函數(shù)多種功能。一個(gè)LED數(shù)碼管可用來顯示一位0～9十進(jìn)制和一個(gè)小數(shù)點(diǎn)。LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有一個(gè)專門的譯碼器，該譯碼器不但要完成譯碼功能，還要有相當(dāng)?shù)尿?qū)動(dòng)能力。驅(qū)動(dòng)共陰極LED數(shù)碼管。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過1001時(shí)，輸出全為0，數(shù)碼管熄滅。LT——測試輸入端，LT =“0”時(shí)，譯碼輸出全為“1”BI——消隱輸入端，BI=“0”時(shí)，譯碼輸出全為“0”LE——鎖定端，LE=“1”時(shí)譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在LE=0時(shí)的數(shù)值，LE=0為正常譯碼。表82輸 入輸 出LEBILTDCBAabcdefg顯示字形011111118010000000消 隱01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消 隱01110110000000消 隱01111000000000消 隱01111010000000消 隱01111100000000消 隱01111110000000消 隱111鎖 存鎖 存在本數(shù)字電路實(shí)驗(yàn)臺(tái)上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。四位數(shù)碼管可接受四組BCD碼輸入。圖88 CC4511驅(qū)動(dòng)一位LED數(shù)碼管三、實(shí)驗(yàn)設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器 6．撥碼開關(guān)組7．譯碼顯示器8．74LS1382 CC4028 CC4511四、實(shí)驗(yàn)內(nèi)容1．?dāng)?shù)據(jù)撥碼開關(guān)的使用。2．74LS138譯碼器邏輯功能測試將譯器使能端SSS3及地址端AAAO分別接至邏輯電平開關(guān)輸出口，八個(gè)輸出端Y7…YO依次連接在01指示器的八個(gè)輸入口上，撥動(dòng)邏輯電平開關(guān)，按表81逐項(xiàng)測試74LS138的邏輯功能。畫出分配器的實(shí)驗(yàn)電路，用示波器觀察和記錄在地址A2A1AO端分別取000～111 8種不同狀態(tài)時(shí)YO～Y7端的輸出波形，注意輸出波形與CP輸入波形之間的相位關(guān)系。5．二—十進(jìn)制譯碼器選取二—十制譯碼器CC4028，按實(shí)驗(yàn)原理的說明，自擬實(shí)驗(yàn)線路，進(jìn)行實(shí)驗(yàn)和記錄。2． 根據(jù)實(shí)驗(yàn)任務(wù)，畫出所需的實(shí)驗(yàn)線路及記錄表格。2．對實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。2． 掌握集成觸發(fā)器的使用方法和邏輯功能的測試方法。二、實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。基本RS觸發(fā)器也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。 圖92 74LS112雙JK觸發(fā)器引腳功能及邏輯符號JK觸發(fā)器的狀態(tài)方程為Qn+1=JQn+KQnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。通常把Q=0、Q=1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=1，Q=0定為“1”狀態(tài)。JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。3．D觸發(fā)器在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1=Dn其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)的只取決于時(shí)鐘到來前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。如雙D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174 CC14174），八D（74LS374）等。其功能表如表92。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。如圖94（a）所示，其狀態(tài)方程為Qn+1=TQn+TQnT觸發(fā)器的功能表如表93所示。所以，若將T觸發(fā)器的T端置1，如圖94（b）所示，即得T，觸發(fā)器。 （a） T觸發(fā)器 （b） T，觸發(fā)器 圖94 JK觸發(fā)器轉(zhuǎn)換為T、T，觸發(fā)器同樣，若將D觸發(fā)器的Q端與D端相連，便轉(zhuǎn)換成T，觸發(fā)器。JK觸發(fā)器也可轉(zhuǎn)換為D觸發(fā)器，如圖96所示。2．測試雙JK觸發(fā)器74LS112邏輯功能（1）測試RD、SD的復(fù)位、置位功能表94 RS11→00→11→010→100任取一只JK觸發(fā)器，RD、SD、J、K端接邏輯開關(guān)輸出插口，CP端接單次脈沖源，Q、Q端接至邏輯電平顯示輸入插口。自擬表格并記錄之。（3）將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。在CP端輸入1KHZ連續(xù)脈沖，用雙蹤示波器觀察CP、Q、Q端波形，注意相位與時(shí)間的關(guān)系，描繪之。（2）測試D觸發(fā)器的邏輯功能按表96要求進(jìn)行測試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上升沿（即由0→1），記錄之。表95JKCPQn+1Qn =0Qn =1000→11→0010→11→0100→11→0110→11→0測試方法同實(shí)驗(yàn)內(nèi)容3），記錄之。（提示：采用雙D觸發(fā)器74LS74，兩個(gè)CP端的觸發(fā)脈沖分別由兩名運(yùn)動(dòng)員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示）。要求將頻率為1KHZ的信號脈沖和手控觸發(fā)脈沖分別作為兩個(gè)觸發(fā)器的CP脈沖輸入。單發(fā)脈沖發(fā)生器就送出一個(gè)脈沖，該脈沖與手控觸發(fā)脈沖的時(shí)間長短無關(guān)。圖97是用雙JK觸發(fā)器組成的單發(fā)脈沖發(fā)生器，以供設(shè)計(jì)時(shí)參考。六、實(shí)驗(yàn)報(bào)告1．列出整理各類觸發(fā)器的邏輯功能。3．體會(huì)觸發(fā)器的應(yīng)用。計(jì)數(shù)器種類很多。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。使用者只要借助于器件手冊提供的功能表和工作波形圖以及引出端的排列，就能正確地運(yùn)用這些器件。若將圖101稍加改動(dòng)，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個(gè)4位二進(jìn)制減法計(jì)數(shù)器。