【正文】 七、 學(xué)習(xí)方法介紹（1） 理論自學(xué) 由于成人學(xué)習(xí)的特殊性，特別是集中到課堂學(xué)習(xí)的時(shí)間較短，而課程知識(shí)點(diǎn)較多，且有很多綜合性的知識(shí)，學(xué)生應(yīng)在校外做足功課，提高自學(xué)意識(shí)和自學(xué)能力。用卡諾圖法化簡：五、畫圖題(5分)如圖所示電路，假設(shè)兩個(gè)觸發(fā)器的初始狀態(tài)均為0態(tài)，根據(jù)輸入的波形畫出輸出波形。A. 與非門 B. 或非門 C. 與或非門 D. 異或門設(shè)所給電路均為TTL電路，能實(shí)現(xiàn)邏輯功能的電路是（ ）。 串行傳輸?shù)臄?shù)據(jù)轉(zhuǎn)換為并行傳輸數(shù)據(jù)時(shí)，可采用A．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2三、判斷題（對的打√，錯(cuò)的打。單穩(wěn)態(tài)觸發(fā)器有 個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有 個(gè)穩(wěn)定狀態(tài)。（ ）1 A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到0。（ ） 用2片容量為16K8的RAM構(gòu)成容量為32K8的RAM是位擴(kuò)展。 6．用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將 相應(yīng)地并聯(lián)在一起。3．觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、一般觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。 ，則JK端的方程為 。允許附加必要的門電路。（ ），互為逆過程。 10．組合邏輯電路消除競爭冒險(xiǎn)的方法有 。13．邏輯函數(shù)F=+B+D的反函數(shù)= 。（ ）。A. １ B. ２ C. ４ D. 162．十進(jìn)制數(shù)25用8421BCD碼表示為 。多諧振蕩器是直接產(chǎn)生矩形脈沖波形的基本單元電路，單穩(wěn)態(tài)觸發(fā)器和施密特電路是最常用的兩種波形變換電路。（5） 題目命題應(yīng)具有足夠的工作量。通過本課程的學(xué)習(xí)，應(yīng)掌握數(shù)字電子技術(shù)的基本原理、基本分析與設(shè)計(jì)方法。（2） 培養(yǎng)學(xué)生自學(xué)參考書籍，查閱手冊、圖表和文獻(xiàn)資料的能力。主要內(nèi)容及要求：要求掌握TTL、CMOS門電路的邏輯功能（普通門、OC門、OD門、TSL、TG、SW）、特性，參數(shù)和使用方法；理解門電路的工作原理。第八章 可編程邏輯器件重點(diǎn)和難點(diǎn)：可編程邏輯器件（PLD）；復(fù)雜的可編程邏輯器件（CPLD）；現(xiàn)場可編程門陣列（FPGA）。（3）課程設(shè)計(jì)成績以百分制計(jì)算，占課程總成績的20%。（ ）3． 異或運(yùn)算與同或運(yùn)算在邏輯上互為反函數(shù)。11. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。 7．函數(shù)，當(dāng)變量的取值為 時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。（ ）。當(dāng)輸入變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)輸出為1，輸入為其他狀態(tài)時(shí)輸出為0。 13．8位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。（ ）1利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。3．只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有 功能。 19．若某ADC取量化單位△=，并規(guī)定對于輸入電壓，在0≤＜時(shí)，認(rèn)為輸入的模擬電壓為0V，輸出的二進(jìn)制數(shù)為000，則≤＜時(shí)，輸出的二進(jìn)制數(shù)為 。（ ）1 D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。A/D轉(zhuǎn)換的一般步驟包括 、 、 和 。 1下圖中,滿足Q＊ =Q 的觸發(fā)器是_____________。七、設(shè)計(jì)題(8分)畫出用同步十進(jìn)制計(jì)數(shù)器74LS160接成一個(gè)同步八進(jìn)制計(jì)數(shù)器的接線圖，可以附加必要的門電路，簡要說明設(shè)計(jì)思路。（）2=（ ）10=（ ）16。A、相同 B、不相同 C、與觸發(fā)器有關(guān) D、與電平相同，, 它們的邏輯關(guān)系是（ ）。( ) （3分） 3）畫圖。（2） 作業(yè) 學(xué)生在完成每一章的理論學(xué)習(xí)，就及時(shí)完成課后習(xí)題，及授課教師提供的習(xí)題，這不僅可以鞏固所學(xué)過的知識(shí)，而且還可以自我測驗(yàn)，發(fā)現(xiàn)自己的不足。 畫出狀態(tài)圖(3)A 、十二進(jìn)制加法 B、 十二進(jìn)制減法 C、 十進(jìn)制加法D 、十一進(jìn)制加法1一個(gè)振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30PF，則該電路輸出信號的頻率是（ ）A、6 MHZ B、2MHZ C、3MHZ D、12MHZ 1用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長度是（ ）。（ ）同步時(shí)序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達(dá)到最簡所造成的。， ， ， D. 落差， 電路為CMOS門電路，要想使,選擇正確答案。 、 、 、 、 、 、 。（ ） RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會(huì)改變。 9. 具有脈沖整形的電路是 。6．寄存器按照功能不同可分為兩類： 寄存器和 寄存器。（ ）同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。 3．存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。： 、 、 。=D2=0，D1=D3=1 =D2=1，D1=D3=0=D1=0，D2=D3=1 =D1=1，D2=D3=013．用三線八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=，應(yīng) 。15．邏輯函數(shù)F=+A+B+C+D= 。（ ）7．邏輯函數(shù)Y=A+B+C+B已是最簡與或表達(dá)式。 6．與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有 。主要內(nèi)容及要求：掌握集成施密特電路、單穩(wěn)態(tài)觸發(fā)器的邏輯功能；理解555定時(shí)器的工作原理，石英晶體多諧振蕩器及由施密特IC構(gòu)成的單穩(wěn)態(tài)觸發(fā)器及多諧振蕩器；掌握555定時(shí)器的邏輯功能及由其組成施密特電路、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的方法及外接元件參數(shù)的計(jì)算。第五章 觸發(fā)器重點(diǎn)和難點(diǎn)：觸發(fā)器是具有記憶功能的基本邏輯單元。（3）設(shè)計(jì)內(nèi)容及基本要求：描述該設(shè)計(jì)任務(wù)的具體內(nèi)容并給出應(yīng)達(dá)到的具體的要求。因此本課程在后續(xù)課程中占有很重要的地位。（一）理論學(xué)習(xí)：學(xué)習(xí)時(shí)限學(xué)習(xí)或完成實(shí)踐的章節(jié)學(xué)習(xí)時(shí)數(shù)備注第1周第一章數(shù)制和碼制 4第3周第二章邏輯代數(shù)基礎(chǔ)8第4周第三章門電路 CMOS門電路 TTL門電路 TTL電路與CMOS電路的接口4第57周第四章組合邏輯電路－冒險(xiǎn)現(xiàn)象12第9周第五章觸發(fā)器 SR鎖存器 邊沿觸發(fā)的觸發(fā)器8第1012周第六章時(shí)序邏輯電路..12第13周第七章半導(dǎo)體存儲(chǔ)器（ROM）（RAM）4第14周第八章 可編程邏輯器件（PAL）（GAL）（EPLD）（CPLD）（FPGA）4課程設(shè)計(jì)8學(xué)時(shí)第116周第十章脈沖波形的產(chǎn)生和整形 555定時(shí)器及其應(yīng)用8課程設(shè)計(jì)8學(xué)時(shí)第17周第十一章數(shù)－模和模－數(shù)轉(zhuǎn)換4課程設(shè)計(jì)8學(xué)時(shí)第18周總復(fù)習(xí)4（二）課程設(shè)計(jì)：課程設(shè)計(jì)的教學(xué)目的和任務(wù)（1）通過課程設(shè)計(jì)，使學(xué)生能把理論和實(shí)踐結(jié)合起來，增強(qiáng)對數(shù)字電路的感性認(rèn)識(shí)，進(jìn)一步提高學(xué)生本專業(yè)的實(shí)踐技能；（2）掌握電路的一般設(shè)計(jì)方法，具備初步的獨(dú)立設(shè)計(jì)能力；（3）培養(yǎng)學(xué)生科學(xué)研究能力和勇于實(shí)踐探索不斷創(chuàng)新的科學(xué)精神；（4）提高綜合運(yùn)用所學(xué)的理論知識(shí)獨(dú)立分析和解決問題的能力；（5）為后續(xù)專業(yè)課和為畢業(yè)后進(jìn)入科學(xué)研究領(lǐng)域掌握不斷發(fā)展著的電子技術(shù)打下良好的基礎(chǔ)。重點(diǎn)應(yīng)放在它們的外部特性上，即它們的邏輯功能和外部電氣特性 （ 包括電壓傳輸特性、 輸入特性、 輸出特性和動(dòng)態(tài)特性等）。第七章 半導(dǎo)體存儲(chǔ)器重點(diǎn)和難點(diǎn)：存儲(chǔ)器容量擴(kuò)展是本章重點(diǎn)。（二）網(wǎng)上答疑：教師與學(xué)員電子郵件非實(shí)時(shí)交流或?qū)崟r(shí)交流。 A．全部輸入是0 13．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。最基本的邏輯關(guān)系有 、 、 三種。 4．TTL電路在正邏輯系統(tǒng)中，以下各種輸入中 相當(dāng)于輸入邏輯“0”。（ ）7．CMOS OD門（漏極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。分析下圖電路，寫出輸出Z的邏輯函數(shù)式，并化簡。 10．為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 。（ ）環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。試分析并畫出在六個(gè)時(shí)鐘脈沖作用下全加器輸出Si端、進(jìn)位觸發(fā)器Q端以及和數(shù)移位寄存器中左邊第一位寄存單元的輸出波形(要求時(shí)間一一對應(yīng))。74LS161功能表 0 0 0 0 0↑10 110 保 持110 ↑1101 計(jì)