【正文】 搶答信息存儲與控制部分 搶答信息存儲與控制可由 RS鎖存器或 D鎖存器組成的數(shù)碼寄存器完成，如圖 83所示。 五、設(shè)計提示 顯示譯碼電路部分 顯示譯碼電路可采用顯示譯碼器 74LS47 和共陽極數(shù)碼管搭接而成。 *可增加擴(kuò)展功能，如聲音提示、限時搶答等，由設(shè)計者自行掌握。 搶答器應(yīng)具有數(shù)據(jù)鎖存和顯示功能。 實驗八 簡易多 路搶答器的設(shè)計 一、 實驗?zāi)康? 熟悉優(yōu)先編碼器 74LS148和顯示譯碼器 74LS47的邏輯功能； 掌握搶答器的工作原理及設(shè)計方法。 如在圖 64 的 2 端和 1端加入圖 66 所示輸入微分電路。 用 555 定時器設(shè)計一個單 穩(wěn)態(tài)觸發(fā)器。 圖中 R、 C 為定時元件， Vi為觸發(fā)輸入電壓，沒有 觸發(fā)時應(yīng)為高電平。 表 61 555 定時器的功能狀態(tài)表 TR’（ 2 腳） TH(6 腳 ) R39。 二、實驗原理 555 定時器引腳排列如圖 61 所示，各引腳功能如下： 1 腳 —— （ GND）接地端 2 腳 —— （ TR39。 寫出實驗總結(jié)， 主要是電路調(diào)試及故障排除方面的經(jīng)驗和教訓(xùn) 。 計數(shù)器的時鐘信號可加 1KHz 左右的方波信號。= BI39。 滅零功能測試： 將 LT39。將結(jié)果填入自制 7447 功能表的相應(yīng)欄中。將 Ya 、 Yb 、 Yc 、 Yd 、 Ye 、Yf 、 Yg接七段數(shù)碼管的對應(yīng)引腳。 D0 D1 D2 D3 CLK ET EP Q0 Q1 Q2 Q3 C LD’ RD’ 74LS161 圖 ５ １ 74LS161 的邏輯符號 譯碼器 /驅(qū)動器 7447 的邏輯功能和 7448 相似，不同的就在于 7448 是用來驅(qū)動共陰極數(shù)碼管的，而 7447 是用來驅(qū)動共陽極數(shù)碼管的，所以 7447 輸出為低電平有效。 預(yù)置數(shù)功能測試： RD’= LD’=0、 D0~D3接入相應(yīng)的數(shù)據(jù)，時鐘信號 CLK 通過脈動開關(guān)加入，然后撥動 EP、 ET 的相應(yīng)開關(guān)，看其輸出變化情況，并將結(jié)果填入自制的功能表中。 將 EP、 ET、 D0~D LD’和 RD’分別接到電平開關(guān)上，以便 輸入高低電平。 二、實驗內(nèi)容 驗證 4 位 同步 二進(jìn) 制加法計數(shù)器 74LS161 的邏輯功能； 測試驗證驅(qū)動共陽極數(shù)碼管的 BCD七段譯碼器 /驅(qū)動器 7447 的邏輯功能； 用與非門和 74LS161 設(shè)計一個 60 進(jìn)制計數(shù)器 。 分析、討論得出相應(yīng)結(jié)論。當(dāng)連續(xù)輸入信號為 110 時，該時序輸出為 1，否則為 0。 00000 001 101 010 011 1000 /0 /0 /0 /0 /0 /1 Q2Q1Q0 /CO 圖 ４ ２ 已編碼的 六進(jìn)制計數(shù)器狀態(tài)轉(zhuǎn)換圖 001/0 010/0 100/0 011/0 101/0 000/1 XXX/X XXX/X Q2 0 1 00 01 11 10 Q1Q0 Q2 Q1 Q0 /CO 圖 ４ ３ 六進(jìn)制計數(shù)器的次態(tài)卡諾圖 0 0 1 0 1 0 X X Q2 Q1Q0 00 01 11 10 0 1 圖 ４ ４ Q2 的次態(tài)卡諾圖 ⑺ 實驗驗證 按圖 ４ 5 接好電路， 并在時鐘端接入脈沖信號（如 1KHz 方波），將計數(shù)輸出 Q2Q1Q0和進(jìn)位輸出分別接發(fā)光二極管指示，觀察計數(shù)結(jié)果并與圖 ４ 6 狀態(tài)轉(zhuǎn)換圖比較看是否正確。 ⑶ 確定觸發(fā)器的類型和個數(shù) 因為 狀態(tài)數(shù) M=6， 又 根據(jù) 式 n1n 2M2 ?? 選取觸發(fā)器個數(shù)的原則，故取觸發(fā)器個數(shù) n=3；選取觸發(fā)器類型為 JK 觸發(fā)器（ 74LS112）。 ⑦ 實驗驗證。為便于記憶和識別，一般選用的狀態(tài)編碼都遵循一定的規(guī)律。 ③ 狀態(tài)編碼。至此， 就能把給定 的邏輯問題抽象為一個時序邏輯函數(shù)來描述。 實驗四 時序邏輯電路設(shè)計 （一） 一、實驗?zāi)康? 熟悉集成觸發(fā)器的邏輯功能； 掌握小規(guī)模時序邏輯電路的設(shè)計方法； 學(xué)會用 狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖來描述時序邏輯電路的邏輯功能； 掌握小規(guī)模時序邏輯電路的安裝和測試方法。 將各測試結(jié)果填 入自畫的表格中。 設(shè)計提示： 圖 ３ ５ 給出了由 74HC4066 和反相器構(gòu)成的非對稱式多諧振蕩器， 其振蕩頻率f=(RC)。 設(shè)計要求： ① 在控制信號 C=1時，它將 8421碼轉(zhuǎn)換為格雷碼， C=0 時，它將格雷碼轉(zhuǎn)換為 8421碼； ② 寫出設(shè)計步驟，列出碼變換關(guān)系真值表并畫出邏輯電路圖； ③ 安裝電路并測試邏輯電路的功能（提示：實驗的輸出碼用發(fā)光二極管指示）。然后按功能表 5 的順序撥動開關(guān)，看輸出結(jié)果，并按發(fā)光二極管亮為 “ 1” 不亮為 “ 0” 填入表中 ，最后分析結(jié)果是否滿足設(shè)計要求。按地址輸入和數(shù)據(jù)輸入式 接入電路 ，以及將使能端接地 ，即可完成所要求的邏輯函數(shù)的產(chǎn)生。因此，只要將地址碼 A2A1A0 作為函數(shù)的輸入變量，而數(shù)據(jù)輸入 D0~ D7 作為控制信號，控制個最小項是否在輸出表達(dá)式中出現(xiàn)，就可以實現(xiàn)組合邏輯函數(shù)產(chǎn)生器的功能。就本例 要求的邏輯函數(shù)， 下面分別用兩種方法來實現(xiàn)。根據(jù)數(shù)據(jù)輸入個數(shù)不同可分為 16 選 8 選 4 選 1等數(shù)據(jù)選擇器。然后按功能表的順序撥動邏輯開關(guān)，將輸出狀態(tài)填入表中。端，當(dāng)優(yōu)先級別高的編碼器允許編碼， 而無輸入申請時， YS’=0，從而允許優(yōu)先級別低的相 鄰編碼器工作，反之若優(yōu)先級別高的編碼器有編碼時， YS’=1，禁止相鄰級別低的編碼器工作。 ST39。由表可看出 74LS148 的輸入為低電平有效。 二、 MSI 組合邏輯電路設(shè)計原則和步驟 MSI 組合邏輯電路的設(shè)計是以所用 MSI 個數(shù)最少、品種最少，同時 MSI 間的連線也最少作為最基本的原則，其設(shè)計步驟如下： 1） 邏輯抽象，列出真值表； 2） 寫出邏輯函數(shù)表達(dá)式； 3） 將邏輯函數(shù)化簡或變換 成 MSI 所需要形式的函數(shù)式； 4） 畫出邏輯電路圖。 八 、實驗 儀器與器材 儀器：數(shù)字實驗臺、三用表、雙蹤示波器。 六 、預(yù)習(xí)要求及思考題 復(fù)習(xí) 基本邏輯門電路及組合電路設(shè)計等相關(guān)內(nèi)容； 仔細(xì) 閱讀設(shè)計舉例及設(shè)計題目 ， 著實弄懂其原理與要求； 根據(jù)題目要求實驗前作好理論設(shè)計，即對要求設(shè)計的題目要列出真 值表、寫出邏輯表達(dá)式、畫出邏輯圖及芯片連接圖等。 F1 的額定輸出功率為 800KW， F2 的額定輸出功率為 500KW。要求用異或門實現(xiàn)。 將總線接到示波器輸入端。 試用與非門和三態(tài)門 設(shè)計一個 頻率選擇電路。 設(shè)計一個 三變量多數(shù)表決電路 。 圖 ２ 3 邏輯電路圖 6）實驗驗證。用小規(guī)模數(shù)字集成 邏輯門電路 ： 74LS00、 74LS20 實現(xiàn)。 取故障信號為輸出變量，以 F 表示，并規(guī)定正常工作狀態(tài)下 F 為“ 0”，發(fā)生故障時 F 為“ 1” 。若某一時刻無一盞燈亮或兩盞以上同時點燈亮，則表示電路發(fā)生了故障 。實際上，工程設(shè)計還必須考慮帶載能力和抗干擾問題等 ，這些已超出了本實驗要求范圍，故不予以討論。 二、 用 SSI 設(shè)計組合電路的一般方法 根據(jù)給出的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最簡邏輯電路。 四 、實驗內(nèi)容 邏輯功能測試； TTL與非門主要參數(shù)測試（ ICCL、 ICCH、 IIL、 電壓傳輸特性及扇出系數(shù) NO） ； ＆ VDD V + 圖 16 VOL、 VOH測試電路 ＆ mA 圖 15 NO測試電路 V VCC=5V ● ● ● ● + + 270? 1K? CMOS 與非門參數(shù)測試（輸出高電平 VOH和輸出低電平 VOL及電壓傳輸特性） 。 表 12 VDD(V) VOL VOH 5 3 電壓傳輸特性 測試電路參考圖 14。 測試電路如圖 16 所示。 測試方法：按圖 15 接好電路，調(diào)整 RL值，使輸出電壓 VOL=， 測出此時的負(fù)載電流 IOL（ MAX） ， 它就是允許灌入的最大負(fù)載電流，根據(jù)上面 NO的公式即可算出 扇出系數(shù)。 扇出系數(shù) NO 扇出系數(shù) NO 是指 輸出端最多能帶同類門的個數(shù)，它反映了與非門的最大負(fù)載能力。74LS 系列 低電平輸入電流 IIL典型值為 。因為門電路的輸入電流通常就是前級門電路的負(fù)載電 流，其大小直接影響前級電路驅(qū)動負(fù)載的個數(shù) ， 所以這一參數(shù)非常重要。 測試條件：輸入端接低電平（或接地），輸出空載， VCC=5V。注意：所測電流為芯片中所有與非門的總電流。 二、 TTL與非門靜態(tài)參數(shù)測試原理 空載導(dǎo)通 電源 電流 ICCL(或?qū)?yīng)的空載導(dǎo)通功耗 PON) ICCL是指輸入端全部懸空（或輸入端全部接高電平），與非門處于導(dǎo)通狀態(tài)時，電源提供的電流。將空載導(dǎo)通電流 ICCL乘以電源電壓就得到空載導(dǎo)通功率 PON，即 PON＝ ICCL*VCC 測試電路，如圖 11所示。 空載截止電源電流 ICCH(或?qū)?yīng)的空載截止功耗 POFF) ICCH 是指與非門至少有一個輸入端接低電平，輸出端開路時電源提供的電流。 通常對 74LS系列每個與非門要求小于 1mW。必要時要對門的每個輸入端進(jìn)行測試。 ＆ mA 圖 1