【正文】 0 1 0 1 0 1 3 1 0 0 1 2．用 D觸發(fā)器構(gòu)成并行輸入、并行輸出數(shù)據(jù)寄存器 圖 12 2 寄存器 Q 4 Q 4 Q 1 Q1 Q 2 Q 2 CP D 4 R D 1D C1 1D 1D C1 1D C1 D 3 D 2 D 1 Q 3 Q 3 C1 1D 如圖 122連接電路，進行功能測試。 K J 轉(zhuǎn)換電路 30 表 115 四、預(yù)習要求 復(fù)習 JK、 D、 RS、 T、 T′ 觸發(fā)器的功能 五、報告要求 1．實驗結(jié)論是否與理論一致，進行總結(jié) 2．寫出實驗中容易出錯的地方 3．學會用 JK、 D觸發(fā)器構(gòu)成 RS、 T、 T′ 觸發(fā)器 CP R S Qn=0 Qn+1 1 0 0 2 0 1 3 1 0 4 1 1 圖 1 1 6 JK 觸發(fā)器轉(zhuǎn)換為 RS 觸發(fā)器電路 CP 1J C1 Q 1K Q 1 ≥ 1 S R 轉(zhuǎn)換電路 31 實驗十二 寄存器 一、 實驗?zāi)康呐c要求 1．學習用 JK觸發(fā)器和 D觸發(fā)器組成數(shù)碼寄存器，并測試其工作狀態(tài) 2．學習用 D觸發(fā)器組成移位寄存器，并測試其工作狀態(tài) 二、實驗設(shè)備與器材 1．雙蹤示波器 2．數(shù)字電路學習機 三、實驗內(nèi)容與步驟 1．用 JK觸發(fā)器構(gòu)成并行輸入、并行輸出數(shù)據(jù)寄存器 圖 12 1 寄存器 CP J 4 R D J 3 J 2 J 1 1J 1K C1 Q 4 Q 4 1J 1K C1 Q 1 Q 1 1J 1K C1 Q 3 Q 3 1J 1K C1 Q 2 Q 2 用 JK觸發(fā)器構(gòu)成數(shù)據(jù)寄存器，如圖 121 連接電路，進行邏輯功能測試。 1 amp。 表 114 J K CP Qn+1 Qn=0 Qn=1 1 2 3 4 RS觸發(fā)器 使用 JK觸發(fā)器按圖 116搭接成 RS 觸發(fā)器，通過測試電路完成表 115。 轉(zhuǎn)換電路 29 1D C1 CP Q Q 圖 1 1 3 T ′ 觸發(fā)器 CP Q t t 3． D觸發(fā)器與 JK觸發(fā)器之間的相互轉(zhuǎn)換 （ 1）利用 JK 觸發(fā)器轉(zhuǎn)換為 D 觸發(fā)器 按圖 114 接成 D 觸發(fā)器，通過測試電路完成表 113。 1 amp。 表 112 T CP Qn+1 Qn=0 Qn=1 0 1 1 2 按圖 113 搭接成 T′ 觸發(fā)器，給 CP 脈沖，用示波器觀察波形并記錄。 28實驗十一 觸發(fā)器的轉(zhuǎn)換 一、 實驗?zāi)康呐c要求 1．進一步掌握 RS、 JK、 D及 T觸發(fā)器的邏輯功能 2．學習觸發(fā)器之間的轉(zhuǎn)換方法 二、實驗設(shè)備及器材 1．雙蹤示波器 2．數(shù)字電路學習機 三、實驗內(nèi)容及步驟 1． JK觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器 按圖 111 搭接成 T 觸發(fā)器，當 T = 1時為 T′ 觸發(fā)器，測試電路，將測試結(jié)果填入表111， 并用示波器觀察 T觸發(fā)器的輸出波形，并記錄波形。用雙蹤示波器觀察并描繪下列波形，與理論分析的結(jié)果相比較：① QA 和 QB；② CP 和 QA；③ CP 和 Q。 amp。 amp。此電路的邏輯圖和波形圖如圖 105 所示。 （ 3）接成計數(shù)器狀態(tài)，將 D 觸發(fā)器的 Q 端與 D 端相連， CP 輸入方波信號， T=，觀察輸入與輸出端（ CP、 Q、 Q 的波形，畫在同一張坐標紙上并注意它們之間的相位關(guān)系與時間關(guān)系）。按表 114 要求改變 DS和 DR （ D 及 CP 處于任意狀態(tài)），并在 DS 和 DR 作用期間任意改變 D 與 CP 的狀態(tài)，測試 DS與 DR 功能，將測試結(jié)果記錄于表 104 中。 （ 1）完成下列實驗任務(wù) 實驗方法同任務(wù) 2。 （ 3）將 JK 觸發(fā)器接成計數(shù)器狀態(tài)工作（ J=K=1） CP 端輸入方波信號， Ｔ ＝０ .1ms，觀察輸入和輸出端（ Q， Q ）的波形，將它們畫在同一張坐標紙上，注意它們的相位關(guān)系與時間關(guān)系。 （ 1）異步置位、復(fù)位功能測試 R S Q Q 0 0 0 1 1 0 1 1 J K Q Q S D R D CP 圖 1 0 3 JK 觸發(fā)器邏輯信號 26按照 表 102 完成 JK 觸發(fā)器異步置位和異步復(fù)位功能的測試。三角符號表示該觸發(fā)器為邊沿觸發(fā)。 DR 為異步清除（復(fù)位）端， JK 為同步控制輸入端，它們只有在 DS 、 DR 為高電平時才有發(fā)揮作用的能力， JK 的狀態(tài)將告訴觸發(fā)器在下一個時鐘脈沖作用時該怎樣動作。 表 101 基本 RS觸發(fā)器功能表 2．集成 JK 觸發(fā)器 JK 觸發(fā)器的邏輯符號圖如圖 103 所示。 SW 按鈕開并可用邏輯電平開關(guān)代替，將引線的另一端由 S端移向 R端一次即相當于手按了一下 SW按鈕開關(guān) 。 amp。 機械開關(guān)不能發(fā)出清晰的單脈沖，其現(xiàn)象如圖 102 所示。 A1A 0A2S0S2P0=1=1=1=1Q1Q3B0B1B2B3 A 0S1S2 S 3S0S1S3COCOCIP1P2P3MQ0Q274 L S 28 3A1A2A3圖 92 二進制加 / 減運算電路 表 93 加 /減法運算電路真值表 控制端 進位 加數(shù) 加數(shù) 和 進位 M CI P3 P2 P1 P0 Q3 Q2 Q1 Q0 S3 S2 S1 S0 CO 0 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 24控制端 借位 被減數(shù) 減數(shù) 差 借位 M CI P3 P2 P1 P0 Q3 Q2 Q1 Q0 S3 S2 S1 S0 CO 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 0 0 0 四、預(yù)習要求 復(fù)習二進制數(shù)的運算 五、實驗報告要求 1．總結(jié)二進制數(shù)原碼 — 反碼變換方法 2．學會實現(xiàn)二進制加 /減運算電路 25 實驗十 集 成 觸 發(fā) 器 一、 實驗?zāi)康呐c要求 1．掌握基本 RS、 JK、 D觸發(fā)器的邏輯功能 2．學習用觸發(fā)器構(gòu)成電路 二、實驗設(shè)備及器材 1．雙蹤示波器 2．數(shù)字電路學習機 三、實驗內(nèi)容與步驟 1．基本 RS 觸發(fā)器 基本 RS 觸發(fā)器常與機械按鈕開關(guān)相配合構(gòu)成防彈跳按鈕開關(guān)，用以產(chǎn)生單脈沖做單脈沖源使用。 減法運算通常變?yōu)榧臃ㄟ\算處理，一般采用加補碼的方法代替減法運算?？刂菩盘?M=0 時，將兩個輸入的 4 位二進制相加，兩個加數(shù)： 4 位二進制數(shù) P=P3P2P1 P0， Q=Q3Q2Q1 Q0，其和 S=S3S2S1S0，來自低位的進位 CI，向高位的進位 CO。將表 91 與表 92 進行比較，檢驗之。 輸入：四位二進制數(shù) X X X X1，輸出：四位二進制數(shù) F F F F1，由電路要求，得真值表，見表 91。 D 1 4．使用異或門完成 選用異或門 （ 74LS86 或 4070） 搭接 4位輸入校驗電路，用 表 83檢驗，電路如圖 84。 ≥ 1 ≥ 1 Y 3 1 amp。 amp。 21 A 圖 8 3 四位輸入時的電路 ≥ 1 B Y 1 1 amp。 ≥ 1 3．設(shè)計四位輸入時的電路 根據(jù)電路要求，邏輯抽象，得到真值表，見表 83。 amp。 圖 8 1 兩位輸入時的電路 1 20 ≥ 1 A B Y 1 1 amp。 A B Y1 實驗測得值 Y1 0 0 0 0 1 1 1 0 1 1 1 0 ≥ 1 A B Y 1 1 amp。 2．設(shè)計三位輸入時的電路 根據(jù)電路要求，邏輯抽象，得到真值表，見表 82。 1．設(shè)計兩位輸入時的電路 根據(jù)電路要求，邏輯抽象，得到真值表，見表 81。 ≥ 1 1 A i B i C i 1 S i C i 圖 7 2 全加器電路圖 （ 2）按圖 72 接線測試，將 Si、 Ci的邏輯狀態(tài)填入表格 73，并與表 72 比較。 邏輯電路圖如圖 72。 表 71 Ai Bi Ci1 Z Y X1 X2 X3 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 17 （ 3）根據(jù)真值表畫邏輯函數(shù) Si 、 Ci的卡諾圖 A i B i C i 1 0 1 00 01 11 10 A i B i C i 1 0 1 00 01 11 10 （ a ） 和 S i = （ b ） 進位 C i = （ 4）按圖 71所示電路接線進行測試，將測試結(jié)果記入表 72 中，與表 71 進行比較。 amp。 amp。 amp。 amp。 1 A B Y Z 圖 6 2 半加器電路圖 16實驗七 組合邏輯電路分析Ⅱ 一、 實驗?zāi)康呐c要求 1．進一步掌握組合邏輯電路的分析方法 2．驗證全加器的邏輯功能 二、實驗設(shè)備與器材 1．雙蹤示波器 2．數(shù)字電路學習機 三、實驗內(nèi)容及步驟 1．分析全加器的邏輯功能 （ 1）分析寫出圖 71 所示電路的邏輯表達式 A i B i C i S i 圖 7 1 分析給定電路 amp。進行邏輯功能測試，將結(jié)果 填入表63。 A B 圖 6 1 分析給定電路 Y X 1 X 2 X 3 Z 1 15 （ 3）根據(jù)真值表畫邏輯函數(shù) Y、 Z 的卡諾圖 A B 0 1 0 1 A B 0 1 0 1 （ a ） 半加和 Y = （ b ） 進位 Z = （ 4）按圖 61 所示電路，使用與非門芯片 表 62 74LS00 接線測試，輸入接邏輯電平，輸出 接發(fā)光二極管，將測試結(jié)果記入表 62 中，與 表 61 進行比較。 amp。 表 61 A B X1 X2 X3 Y Z 0 0 0 1 1 0 1 1 amp。組合電路的分析方法，一般是首先對給定的邏輯電路，按邏輯門的方式逐一地寫出相應(yīng)的邏輯表達式，然后寫出輸出函數(shù)表達式（如果需要列真值表時，可由表達式通過運算求出），但這樣寫出的邏輯函數(shù)表達式可 能不是最簡單的，所以還應(yīng)該利用邏輯代數(shù)的公式或卡諾圖進行化簡。 amp。 表 54 輸入邏輯狀態(tài) 輸出邏輯 A1 A2 狀態(tài) 電位（ V） 1 1 0 1 0 0 0 0 單脈沖源 連 續(xù) 脈沖源 L ED 邏 輯 開 關(guān) EN EN EN