【正文】 顯示數(shù)碼時(shí)，有些零可不顯示?？捎脕硎癸@示的數(shù)碼閃爍，或與某一信號(hào)同時(shí)顯示。 （ 2）七段譯碼驅(qū)動(dòng)電路 在七段譯碼驅(qū)動(dòng)電路中，對(duì)應(yīng)于不同類型數(shù)碼管有不同的驅(qū)動(dòng)芯片，驅(qū)動(dòng)共陽極數(shù)碼管用共陽極驅(qū)動(dòng)器（如 74LS47），驅(qū)動(dòng)共陰極數(shù)碼管用共陰極驅(qū)動(dòng)器（如 74LS48）。實(shí)驗(yàn)接線電路圖可參考該器件的計(jì)數(shù)時(shí)序表及功能表自行畫出。 （注意： EP、 ET、 LD 、 dR等引腳必須接高電平。計(jì)數(shù)器 電路 自行設(shè)計(jì)、安裝。 Q 3 amp。 3．四分頻器 使用 D 觸發(fā)器、 JK 觸發(fā)器按照?qǐng)D 133 搭接電路構(gòu)成二分頻器，在 CP 處輸入 連續(xù)脈沖 ,用示波器觀察波形。 ≥ 1 amp。 Q端接電平顯示發(fā)光二極管，先進(jìn)行清零，然后32給 D D D D1 數(shù)據(jù)，再給 CP 單脈沖，觀察發(fā)光二極管的狀態(tài)，將結(jié)果記入表 122，看是否完成數(shù)據(jù)的存儲(chǔ)。 表 113 D CP Qn+1 Qn=0 Qn=1 0 1 2 1 3 4 （ 2）利用 D 觸發(fā)器轉(zhuǎn)換為 JK 觸發(fā)器 按圖 115 接成 JK 觸發(fā)器，通過測(cè)試電路完成表 114。 四、實(shí)驗(yàn)報(bào)告要求 總結(jié)基本 RS觸發(fā)器、 JK觸發(fā)器、 D觸發(fā)器的邏輯功能。 表 104 D 觸發(fā)器強(qiáng)制置位復(fù)位功能表 表 105 D 觸發(fā)器邏輯功能表 DS DR Q Q D CP Qn+1 1 1→ 0 Qn=0 Qn=1 0→ 1 0 0→ 1 1→ 0 1 1→ 0 0→ 1 1 0→ 1 0 0 1→ 0 5．兩相時(shí)鐘脈沖電路 此電路用來將單相時(shí)鐘脈沖 CP 轉(zhuǎn)換成兩相時(shí)鐘脈沖 QA和 QB， QA和 QB是兩個(gè)頻率相同而相位不同的時(shí)鐘脈 沖，故稱為兩相時(shí)鐘脈沖。 表 102 異步動(dòng)作功能表 表 103 同步動(dòng)作 JK觸發(fā)器功能表 DS DR Q Q 輸入（ tn） CP 輸出（ tn+1） 1 1→ 0 J K Q n=0 Q n=1 0→ 1 0 0 1 1→ 0 1 0 1 2 0→ 1 1 0 3 0 0 1 1 4 注： Q n為信號(hào)的初態(tài)，表中每次的結(jié)果作為下次的初態(tài) （ 2）同步 JK 觸發(fā)器功能的測(cè)試 按照表 103 完成同步 JK 功能的測(cè)試。 R、 S上的“－”號(hào)表明低電平激勵(lì)，高電平不起作用。使用集成芯片四位超前進(jìn)位全加器 .74LS283 和異或門（ 74LS86），按照?qǐng)D 92 搭接電路并測(cè)試，完成表 93。 A B Y =1 =1 圖 84 四位輸入時(shí)的電路 C D =1 四、預(yù)習(xí)要求 復(fù)習(xí)組合電路的設(shè)計(jì)方法 五、實(shí)驗(yàn)報(bào)告要求 1．總結(jié)組合邏輯電路的設(shè)計(jì)方法 2．學(xué)會(huì)用各種門設(shè)計(jì)奇偶校驗(yàn)器 22實(shí)驗(yàn)九 組合邏輯電路設(shè)計(jì) Ⅱ 一、 實(shí)驗(yàn)?zāi)康呐c要求 1．學(xué)習(xí)二進(jìn)制數(shù)原碼 — 反碼變換方法 2．學(xué)習(xí)二進(jìn)制加 /減法運(yùn)算電路 3．學(xué)習(xí)使用 TTL 門電路和中規(guī)模集成電路構(gòu)成組合邏輯電路 二、實(shí)驗(yàn)設(shè)備及器材 1．雙蹤示波器 2．?dāng)?shù)字電路學(xué)習(xí)機(jī) 三、實(shí)驗(yàn)內(nèi)容與步驟 1．設(shè)計(jì)二進(jìn)制原碼 — 反 碼變換電路 當(dāng) C=0時(shí)，輸出碼和輸入碼相同；當(dāng) C=1時(shí)，輸出碼為輸入碼的各位取反。 表 83 A B C D Y 實(shí)驗(yàn)測(cè)得值 Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 函數(shù)式 DYDCBAY ?????? 2)( 搭接電路如圖 83，將測(cè)得值填入表 83 中。 表 82 A B C Y2 實(shí)驗(yàn)測(cè)得值 Y2 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 函數(shù)式 CYCBAY ????? 12 )( 搭接電路如圖 82，將測(cè)得值填入表 82 中。 表 72 Ai Bi Ci1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 2．測(cè)試用異或門和與或非門組成的全加器的邏輯功 能 根據(jù)全加器的邏輯表達(dá)式： 全加和 1???? iiii CBAS 進(jìn) 位 iiiiii BACBAC ??? ? 1)( 可知，一位全加器可以用異或門、與或非門、與非門來實(shí)現(xiàn)。 amp。 amp。 V CC +5 V R L 圖 5 5 “ OC 門”功能測(cè)試電路 B 2 Y A1 A 2 B 1 1 amp。觀測(cè)總線的邏輯狀態(tài)后，先使工作的三態(tài)門轉(zhuǎn)換到禁止態(tài)，再讓另一個(gè)開始工作。將實(shí)驗(yàn)的結(jié)果填入下表 51 中。 （ 3）用“與非門”組成下列電路，并測(cè)試它們功能。 10 圖 4 1 “與或非門”邏輯符號(hào) ≥ 1 A B C D amp。 （ 2）與非門輸入端全部懸空，測(cè)量輸出電壓 VO =（ V） （ 3）與非門輸入端全部為高電平（ VI=5V），測(cè)量輸出電壓 VO =（ V） 四、預(yù)習(xí)要求 1．預(yù)習(xí) TTL與非門工作原理，主要指標(biāo)的定義 2．認(rèn)真閱讀實(shí)驗(yàn)指導(dǎo)書 五、實(shí)驗(yàn)報(bào)告要求 1．根據(jù)所測(cè)的主要指標(biāo)說明其含義，并說明是否符合要求 2．與非門不用的輸入端應(yīng)如何 處理才好 V C C = 5 V amp。 amp。 POFF = VCC? IE2 PON 實(shí)測(cè) IE2 = （ mA ） （ 3）輸入短路電流 II S 將“與非門”任一輸入端經(jīng) mA表接地，其余懸空測(cè)出的 II S應(yīng)小于 2 mA，電路如圖34。 V i V o R 1 R 2 R C R 5. 1 kΩ 10 kΩ 4. 7 kΩ 1 kΩ + 5V 圖 2 2 三極管開關(guān)特性測(cè)量 T V i V o V o t t t f = 20 kH z f = 100 kH z （ a ） （ b ） 三極管為開關(guān)管時(shí)的波形圖 6改變輸入頻率為 ? = 100kHz、 V =3~5V的方波，用雙蹤示波 器直流檔（ DC）觀察并畫下 Vi與 Vo 的波形，標(biāo)明電平值。 （ 2） RC 積分電路 實(shí)驗(yàn)電路中的 Z1和 Z2分別是電阻 R和電容 C，元件參數(shù)按表 12選取，觀察與測(cè)量輸出信號(hào) vO的波形，并測(cè)量其脈沖上升時(shí)間。 ??axmV ??minT ??axmV ??minT 3．觀察與測(cè)量 RC 網(wǎng)絡(luò)對(duì)矩形波信號(hào)的響應(yīng) 本實(shí)驗(yàn)所用的電路形式如圖 11 所示。 將 RC改為 10kΩ，畫輸出波形于圖 21（ b） 。 圖 2 4 三極管為低頻管時(shí)并接加速電容時(shí)的輸出波形 V i V o V o t t t f = 20 kH z f = 100 kH z （ 4） 對(duì)于圖 22 電路，若圖中 T 改用 PNP 管的開關(guān)管（ 3CK）和低頻管（ 3AX），輸入、輸出波形如何？ 四、 預(yù)習(xí)要求 預(yù)習(xí)二極管、三極管的開關(guān)特性 五、 實(shí)驗(yàn)報(bào)告要求 1．總結(jié)二極管、三極管的開關(guān)特性 2．加速電容對(duì)輸出波形的影響 7 實(shí)驗(yàn)三 集成與非門電路的測(cè)試 一、 實(shí)驗(yàn)?zāi)康呐c要求 1．熟悉與非門主要技術(shù)指標(biāo)的實(shí)際測(cè)量方法 2．認(rèn)識(shí)與非門的邏輯功能 3．進(jìn)一步熟悉電路學(xué)習(xí)機(jī)的使用方法 二、實(shí)驗(yàn)設(shè)備與器材 1．雙蹤示波器 2．?dāng)?shù)字電路學(xué)習(xí)機(jī) 3．?dāng)?shù)字萬用表 三、實(shí)驗(yàn)內(nèi)容和步驟 1．認(rèn)識(shí)元件及管腳 認(rèn)識(shí)與非門 74LS10 芯片的邏輯符號(hào)，如圖 31。amp。 實(shí)測(cè) VOL =（ V） （ 5）關(guān)門電平 VOFF及輸出高電平 VOH的測(cè)量 電路如圖 35，先通過調(diào)節(jié) VI 使 VO 為低電平，然后逐漸減小 VI，當(dāng)輸出端剛剛達(dá)到高電平 VOFF（應(yīng)大于 ）。 表 41 “與非門”邏輯功能的測(cè)試 輸入邏輯狀態(tài) 輸出邏輯 A B C 狀態(tài) 電位（ V） TTL CMOS TTL CMOS 1 1 1 0 1 1 0 0 1 0 0 0 （ 2）用“與或非”門實(shí)現(xiàn) CABZ ?? 的邏輯功能 在學(xué)習(xí)機(jī)上任選一個(gè)“與或非”門（ TTL： 74LS64 或 CMOS： CD4085），按 CABZ ??的邏輯功能接線，并完成表 42的功能測(cè)試和記錄。按表 43進(jìn)行測(cè)試，總結(jié)“封門”、“開門”的規(guī)律。令 EN 為高電平（ ）， VI 分別取 0V， ，用數(shù)字萬用表的直流電壓檔測(cè)出相應(yīng)的 VO 值?？刂贫?EN接學(xué)習(xí)機(jī)的邏輯開關(guān) A、 B、 C、 D，令 A、 B、C、 D 輪流為低電平，使三態(tài)門分別工作，觀察總線的邏輯狀態(tài)填入表 53。電路由 74LS03 和 74LS00 組成，如圖 56 所示。 表 61 A B X1 X2 X3 Y Z 0 0 0 1 1 0 1 1 amp。 1 A B Y Z 圖 6 2 半加器電路圖 16實(shí)驗(yàn)七 組合邏輯電路分析Ⅱ 一、 實(shí)驗(yàn)?zāi)康呐c要求 1．進(jìn)一步掌握組合邏輯電路的分析方法 2．驗(yàn)證全加器的邏輯功能 二、實(shí)驗(yàn)設(shè)備與器材 1．雙蹤示波器 2．?dāng)?shù)字電路學(xué)習(xí)機(jī) 三、實(shí)驗(yàn)內(nèi)容及步驟 1．分析全加器的邏輯功能 （ 1）分析寫出圖 71 所示電路的邏輯表達(dá)式 A i B i C i S i 圖 7 1 分析給定電路 amp。 amp。 1．設(shè)計(jì)兩位輸入時(shí)的電路 根據(jù)電路要求，邏輯抽象，得到真值表，見表 81。 amp。 ≥ 1 ≥ 1 Y 3 1 amp。控制信號(hào) M=0 時(shí)，將兩個(gè)輸入的 4 位二進(jìn)制相加，兩個(gè)加數(shù)： 4 位二進(jìn)制數(shù) P=P3P2P1 P0， Q=Q3Q2Q1 Q0，其和 S=S3S2S1S0，來自低位的進(jìn)位 CI，向高位的進(jìn)位 CO。 amp。三角符號(hào)表示該觸發(fā)器為邊沿觸發(fā)。按表 114 要求改變 DS和 DR （ D 及 CP 處于任意狀態(tài)），并在 DS 和 DR 作用期間任意改變 D 與 CP 的狀態(tài)，測(cè)試 DS與 DR 功能，將測(cè)試結(jié)果記錄于表 104 中。 amp。 1 amp。 K J 轉(zhuǎn)換電路 30 表 115 四、預(yù)習(xí)要求 復(fù)習(xí) JK、 D、 RS、 T、 T′ 觸發(fā)器的功能 五、報(bào)告要求 1．實(shí)驗(yàn)結(jié)論是否與理論一致，進(jìn)行總結(jié) 2．寫出實(shí)驗(yàn)中容易出錯(cuò)的地方 3．學(xué)會(huì)用 JK、 D觸發(fā)器構(gòu)成 RS、 T、 T′ 觸發(fā)器 CP R S Qn=0 Qn+1 1 0 0 2 0 1 3 1 0 4 1 1 圖 1 1 6 JK 觸發(fā)器轉(zhuǎn)換為 RS 觸發(fā)器電路 CP 1J C1 Q 1K Q 1 ≥ 1 S R 轉(zhuǎn)換電路 31 實(shí)驗(yàn)十二 寄存器 一、 實(shí)驗(yàn)?zāi)康呐c要求 1．學(xué)習(xí)用 JK觸發(fā)器和 D觸發(fā)器組成數(shù)碼寄存器，并測(cè)試其工作狀態(tài) 2．學(xué)習(xí)用 D觸發(fā)器組成移位寄存器，并測(cè)試其工作狀態(tài) 二、實(shí)驗(yàn)設(shè)備與器材 1．雙蹤示波器 2．?dāng)?shù)字電路學(xué)習(xí)機(jī) 三、實(shí)驗(yàn)內(nèi)容與步驟 1．用 JK觸發(fā)器構(gòu)成并行輸入、并行輸出數(shù)據(jù)寄存器 圖 12 1 寄存器 CP J 4 R D J 3 J 2 J 1 1J 1K C1 Q 4 Q 4 1J 1K C1 Q 1 Q 1 1J 1K C1 Q 3 Q 3 1J 1K C1 Q 2 Q 2 用 JK觸發(fā)器構(gòu)成數(shù)據(jù)寄存器，如圖