【正文】 修改邏輯設(shè)計 若將原邏輯關(guān)系 改為 Y=AB+AC+BC 則可在 B=C=1時，使 Y=A+A+1， 確保沒有負向尖峰脈沖出現(xiàn)， 消除了原邏輯設(shè)計中的競爭 — 冒險。amp。 尖峰脈沖會使敏感的電路（如觸發(fā)器）誤動作，因此，設(shè)計組合電路時要采取措施加以避免。 1 1 amp。 余 3 碼 8421BCD碼 74LS283 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 C I CO 0 0 1 1 修正值 用一片 74LS283把 8421BCD碼轉(zhuǎn)換成余 3碼。 解： 寫出邏輯函數(shù)式為： Y=(AB)C+(AB)?1 Y=ABC+ABC+ABC=ABC+AB A1=A， A0=B D2= C D0=D1=0 D3=1 A G 1 Y S A 3 D D 1 2 D Y 1 D 0 A 0 4選 1數(shù)據(jù)選擇器 C 0 例 4. 教材 P190例 （自學(xué)） Y=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3 334 加法器 加法器是構(gòu)成計算機中算術(shù)運算電路的基本單元。 A1 1 A0 1 D3 D2 D1 D0 思考： S如何 實現(xiàn)？？ 常用集成四選一數(shù)據(jù)選擇器有 74LS153，內(nèi)含雙四選一電路。 可見，用譯碼器實現(xiàn)多輸出邏輯函數(shù)時，優(yōu)點更明顯。 1 A B CI S CO 74LS139 Y 13 Y 12 Y 11 Y 10 Y 23 Y 22 Y 21 Y 20 A 20 A 21 S 2 A 10 A 11 S 2 amp。 m7 Y0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 a b c d e f g 輸 出 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 BI/RBO 輸入 /輸出 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 滅燈 滅零 試燈 功能 （輸入） 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 LT RBI 顯示 字形 輸 入 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 A3 A2 A1 A0 七段顯示譯碼器 7448的功能表 具有無效 0消隱功能的多位數(shù)碼顯示系統(tǒng) 將 BI/RBO和 RBI配合使用，可以實現(xiàn)多位數(shù)顯示時的“無效 0消隱”功能。 當(dāng) LT=0時 ， 無論輸入怎樣 ， a～ g輸出全 1，數(shù)碼管七段全亮 。 七段顯示譯碼器 7448是一種 與 共陰極 數(shù)字顯示器配合 使用的集成譯碼器。 1 DO D1 D2 Y3 Y2 Y1 Y0 A0 A1 S Y3 Y2 Y1 Y0 A0 A1 S （ 1） （ 2） Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 二、二 — 十進制譯碼器 （以 8421BCD碼的譯碼器為例） 結(jié)構(gòu)： 4線 — 10線，沒有片選端。 Y2 amp。 連線圖 （ 1）片工作時： （ 2）片不工作 YS1=1 S2=1 YEX1=0 （ 1）片輸入全 1時： （ 2）片工作 YS1=0 S2=0 YEX1=1 I3 I2 I1 I0 Y1 Y0 S YS YEX 1 amp。 Y1 amp。 A B C Y amp。1 1 1 BC A 00 01 11 10 0 1 例 試設(shè)計一個三人多數(shù)表決電路， 要求提案通過時輸出為 1，否則為 0。 電路的邏輯功能 ABBAY =+= 組合邏輯電路的設(shè)計 一、設(shè)計方法 （ 用基本門設(shè)計電路 ） 用與非門設(shè)計邏輯電路 根據(jù)功能要求 填卡諾圖化簡邏輯函數(shù) 列真值表 寫最簡 與或式 用多種基本門 設(shè)計 邏輯電路 變?yōu)?與非與非式 設(shè)計過程的基本步驟： 分析事件的因果關(guān)系，確定輸入與輸出變量； 邏輯狀態(tài)賦值：變量何時取 1何時取 0； 選定器件類型 例 在舉重比賽中，有倆名副裁判，一名主裁判。amp。 32 組合邏輯電路的分析和設(shè)計 組合邏輯電路的分析 已知組合邏輯電路 寫輸出邏輯表達式 化簡 分析其功能 填真值表 一、分析方法 分析的目的： 二、舉例 解 ： 1 ) 根據(jù)邏輯圖寫輸出邏輯表達式并化簡 例 1. 組合邏輯電路如圖， 試分析其邏輯功能。 概述 167。 不包含有記憶功能的單元電路，也沒有反饋電路。 Y A B AB A ? AB B ? AB 2）根據(jù)邏輯表達式列真值表 0 0 0 1 1 0 1 1 A B Y 0 1 1 0 3）由真值表分析邏輯功能 當(dāng) AB相同時，輸出為 0 當(dāng) AB相異時，輸出為 1 異或功能。用與非門實現(xiàn) 電路的輸出 Y只與輸入 A、 B有關(guān)，而與輸入 C無關(guān)。 ACAB ?=（ 3）化簡： Y=AB+AC （ 4）畫出邏輯電路圖： ABACYamp。 amp。 一、普通編碼器 特點： 任何時刻只允許輸入一個編碼信號 ，否則 輸出將發(fā)生混亂。 3 、邏輯符號 4 、功能表 YS: 選通輸出端 S: 選通輸入端（使能端） YEX： 輸出擴展端 ? ?SIY S =? ?SYY SEX =1 X X X X 1 0 0 1 1 1 1 0 1 0 有“ 0” 反碼輸出 附加的功能端有 ： 0 1 1 1 0 1 X X X X 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 X X X 0 1 0 X X 0 1 1 0 X 輸 入 輸 出 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 0 S I3 I2 I1 I0 Y0 Y1 YEX YS I3 I2 I1 I0 Y1 Y0 S YS YEX