【正文】 當(dāng)環(huán)路鎖定時(shí)，fi和fo正交，鑒相器的輸出信號(hào)Ud為50%占空比的方波，此時(shí)定義相位誤差為零，在這種情況下，可逆計(jì)數(shù)器“加”和“減”的周期是相同的，只要可逆計(jì)數(shù)器只對(duì)其時(shí)鐘的k值足夠大（kM/4），其輸出端就不會(huì)產(chǎn)生進(jìn)位或借位脈沖，加/減脈沖控制器只對(duì)其時(shí)鐘2Nfo 進(jìn)行二分頻，使fi和fo的相位保持正交。當(dāng)ud 為低電平時(shí)（u1 和u2 有同極性時(shí)），可逆計(jì)數(shù)器作加計(jì)數(shù)。3 全數(shù)字鎖相環(huán)模塊的設(shè)計(jì)與仿真 鑒相器的設(shè)計(jì)本次設(shè)計(jì)中鑒相器采用的是異或門(mén)鑒相器。 除N計(jì)數(shù)器N分頻器是將脈沖加減器輸出的經(jīng)過(guò)調(diào)整以后的時(shí)鐘信號(hào)進(jìn)行分頻，以減小同步誤差[9]。這樣往復(fù)不斷地對(duì)本地時(shí)鐘進(jìn)行調(diào)整，最終達(dá)到準(zhǔn)確確定出輸入信號(hào)時(shí)鐘的目的，從而實(shí)現(xiàn)位同步。 加/減脈沖控制器 加減脈沖控制器是根據(jù)可逆計(jì)數(shù)器輸出的進(jìn)位、借位脈沖來(lái)不斷地對(duì)本地時(shí)鐘進(jìn)行調(diào)整。 可逆計(jì)數(shù)器的主要作用是根據(jù)鑒相器的相位誤差信號(hào)作為方向脈沖，從而輸出加減脈沖信號(hào)[8]。當(dāng)環(huán)路鎖定時(shí)，這個(gè)控制信號(hào)為占空比是50%的方波。系統(tǒng)的相位傳遞函數(shù)H(s)表示為: （） 其中： （）系統(tǒng)的相差傳遞函數(shù)為: （）顯而易見(jiàn),該ADPLL為一階系統(tǒng),時(shí)間常數(shù)為: （）為了獲得最小波紋,對(duì)于異或門(mén)(XOR)鑒相器和邊沿控制鑒相器(ECPD),K模值分別取為M/4 和M/2 ,相應(yīng)的時(shí)間常數(shù)分別為:τ(EXOR)=(N/8)T0 ,τ(ECPD) =(N/2)T0 ,其中T0 =1/f0 由此可見(jiàn),N越小,ADPLL的穩(wěn)定時(shí)間越短。 K變模計(jì)數(shù)器產(chǎn)生CARRY信號(hào)的頻率為(f0為環(huán)路的中心頻率): ()相應(yīng)的角頻率為: （）相位是角頻率對(duì)時(shí)間的積分: ()對(duì)于K 變模計(jì)數(shù)器,其輸入輸出信號(hào)分別為δK 和θcarry , 對(duì)應(yīng)的Laplace變換為δK(s)和θcarry(s), 所以K變模計(jì)數(shù)器的相位傳遞函數(shù)為: （）對(duì)于脈沖加減電路,由于每個(gè)CARRY脈沖使其輸出IDOUT增加1/2個(gè)周期,可以將他看作增益為1/2的模塊。 （）對(duì)于異或門(mén)鑒相器 ,相差等于π/2時(shí),δk = 1 ,相差等于π/2時(shí),δk =1 。圖3為全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。時(shí)鐘2Nf0經(jīng)除H（=M/2N）計(jì)數(shù)器得到。可逆計(jì)數(shù)器和加/減脈沖控制器的時(shí)鐘頻率分別為Mf0和2Nf0。這樣對(duì)于輸出的頻率沒(méi)有影響，也正是基于這種原理，可以把等概率出現(xiàn)的噪聲很容易的去掉[6]。2 全數(shù)字鎖相環(huán)的結(jié)構(gòu)與工作原理全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)框圖如圖1所示，由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器三部分組成。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。目前MAX＋plus II是市場(chǎng)上使用最廣的開(kāi)發(fā)工具軟件之一，是一個(gè)功能強(qiáng)大、使用方便的設(shè)計(jì)工具。 設(shè)計(jì)工具及設(shè)計(jì)語(yǔ)言開(kāi)發(fā)工具為MAX＋plus II，設(shè)計(jì)語(yǔ)言為VHDL，MAX＋plus II 開(kāi)發(fā)工具是美國(guó)Altera公司自行設(shè)計(jì)的一種CAE軟件工具，其全稱為Multiple Array Matrix and Programmable Logic User System。目前，已有單片集成全數(shù)字鎖相環(huán)的商用產(chǎn)品，但作為某一個(gè)實(shí)際項(xiàng)目設(shè)計(jì)，需要的鎖相電路特性不盡相同，有些現(xiàn)成的產(chǎn)品，不是成本高、體積大、資源浪費(fèi)多，就是不能完全滿足設(shè)計(jì)性能的要求。國(guó)外的 PLL 技術(shù)已經(jīng)比較成熟了，相比之下，國(guó)內(nèi)的PLL技術(shù)幾乎被國(guó)外壟斷，國(guó)內(nèi)很少有企業(yè)掌握高新能PLL技術(shù)。由于TDC電路存在一定的死區(qū)，該技術(shù)還利用bangbang鑒相器。為了抑制開(kāi)關(guān)噪聲，該鎖相環(huán)利用了“數(shù)字輔助技術(shù)”。第24研究所設(shè)計(jì)了我國(guó)的一款很高端的鎖相環(huán)SB3236,，而且主要性能參數(shù)也達(dá)到了國(guó)際先進(jìn)的標(biāo)準(zhǔn)，所以使用SB3236的客戶也較多。美國(guó)有個(gè)MOSSI計(jì)劃，設(shè)計(jì)了一些高性能的鎖相環(huán)系列的產(chǎn)品，如放大器（用于光傳輸）、時(shí)鐘恢復(fù)電路、數(shù)據(jù)判決器，這些產(chǎn)品不但擁有自主知識(shí)產(chǎn)權(quán)，而且都是功耗很小，集成度相當(dāng)高，工藝也十分先進(jìn)。 在中國(guó)，有關(guān)鎖相環(huán)的產(chǎn)品也很多。卓聯(lián)半導(dǎo)體公司第一次推出了ZL30461鎖相環(huán)，應(yīng)用于網(wǎng)絡(luò)設(shè)備。應(yīng)用于通訊設(shè)備，無(wú)線收發(fā)系統(tǒng),車(chē)輛電子系統(tǒng)以及測(cè)量?jī)x表。2005又研發(fā)出了 LMX2351芯片，當(dāng)時(shí)這款芯片是業(yè)界相位噪聲最低的鎖相環(huán)芯片。如今，工作頻率的范圍是 。從最開(kāi)始的用分離器件組成的鎖相環(huán)， 一種自動(dòng)變模全數(shù)字鎖相環(huán)的設(shè)計(jì) 到后來(lái)集成電路出現(xiàn)后誕生的集成鎖相環(huán)。同時(shí)由于它本身的數(shù)字特性，使得如果將他應(yīng)用在數(shù)字系統(tǒng)中時(shí)，可以省略掉A/D和D/A轉(zhuǎn)換。由于模擬鎖相環(huán)存在著溫度漂移和易受電壓變化影響的缺點(diǎn)，全數(shù)字鎖相環(huán)的應(yīng)用越來(lái)越廣泛。漸漸的，全數(shù)字鎖相環(huán)出現(xiàn)并逐步的發(fā)展起來(lái)了。 到了60年代初以后，數(shù)字通信系統(tǒng)的發(fā)展也越來(lái)越快，數(shù)字鎖相環(huán)也隨之出現(xiàn)，并以其獨(dú)特的優(yōu)點(diǎn)逐漸取代模擬鎖相環(huán)。鎖相環(huán)最初的作用僅僅是用來(lái)提高電視接收機(jī)的行同步和幀同步，從而提高它的抗干擾能力。 鎖相環(huán)是一種能使輸出信號(hào)在頻率和相位上與輸出信號(hào)同步的電路，也就是說(shuō)在系統(tǒng)進(jìn)入了同步狀態(tài)后，系統(tǒng)的輸入信號(hào)與振蕩器的輸出信號(hào)一致，或者相差恒定為常數(shù)。 鎖相環(huán)的發(fā)展歷程 21世紀(jì)以來(lái)，隨著數(shù)字電子技術(shù)的飛速發(fā)展，特別是數(shù)字模擬和信號(hào)處理技術(shù)在電子通訊、儀器儀表和各種多媒體等領(lǐng)域得到了愈來(lái)愈廣泛的應(yīng)用，用數(shù)字電路來(lái)處理模擬信號(hào)的情況也就越來(lái)越普遍。另一種類型的全數(shù)字鎖相環(huán)是采用脈沖序列低通濾波計(jì)數(shù)電路作為環(huán)路濾波器，如隨機(jī)徘徊序列濾波器、先N 后M 序列濾波器等[2]。對(duì)于高階全數(shù)字鎖相環(huán)，其數(shù)字濾波器常常采用基于DSP 的運(yùn)算電路[1]。因此，對(duì)全數(shù)字鎖相環(huán)的研究和應(yīng)用得到了越來(lái)越多的關(guān)注。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來(lái)。其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。 Digital oscillator, Locking time目 錄1． 緒論 1 課題研究的目的意義 1 鎖相環(huán)的發(fā)展歷程 1 研究和發(fā)展 2 設(shè)計(jì)工具及設(shè)計(jì)語(yǔ)言 32. 全數(shù)字鎖相環(huán)的結(jié)構(gòu)與工作原理 4 鑒相器 6 變?？赡嬗?jì)數(shù)器（模數(shù)K可預(yù)置） 7 加/減脈沖控制器 7 除H計(jì)數(shù)器 7 除N計(jì)數(shù)器 73. 全數(shù)字鎖相環(huán)模塊的設(shè)計(jì)與仿真 7 鑒相器的設(shè)計(jì) 7 數(shù)字環(huán)路濾波器的設(shè)計(jì) 9 用VHDL語(yǔ)言實(shí)現(xiàn)除H計(jì)數(shù)器 12 用VHDL語(yǔ)言實(shí)現(xiàn)加/減脈沖控制器 12 除N計(jì)數(shù)器（分頻器）的實(shí)現(xiàn) 134. 全數(shù)字鎖相環(huán)的整體仿真 145. 結(jié)語(yǔ)與展望 16 總結(jié) 16 展望 16主要參考文獻(xiàn) 17致　謝 181 緒論 課題研究的目的意義 本次進(jìn)行研究的課題是全數(shù)字鎖相環(huán)。 關(guān)鍵詞：全數(shù)字鎖相環(huán)；數(shù)字濾波器；數(shù)字振蕩器；鎖定時(shí)間Design and