vhdl流水線加法器-文庫(kù)吧資料
2024-08-08 04:17本頁(yè)面
【正文】 data1。end if。 end if。 end if。 data3=data3+1。 data2=data2+1。 data1=data1+1。begin count:process(clk_t) begin if(rising_edge(clk_t))then if(data1=1001)then data1=0000。signal data3 : std_logic_vector(3 downto 0)。architecture behav of dec_disp issignal data1 : std_logic_vector(3 downto 0)。sel4 : out std_logic_vector(3 downto 0))。sel2 : out std_logic_vector(3 downto 0)。entity dec_disp is port(clk_t : in std_logic。use 。4位十進(jìn)制數(shù)計(jì)數(shù)器library ieee。 c=reg(4)。 end process。 elsif(rising_edge(clk))then reg=rega+regb。139。 end process。 b。039。 a。039。signal regb: std_logic_vector(4 downto 0)。architecture depict of noadd issignal reg : std_logic_vector(4 downto 0)。 c : out std_logic)。 a,b : in std_logic_vector(3 downto 0)。use 。use 。end depict。 end if。 sum(3)=reg3(3)xor reg3(4)xor reg3(5)。039。) then sum=0000。 bit3:process(clk,rst) begin if(rst=39。 end if。 reg3(3)=(reg2(2)and reg2(3))or(reg2(2)and reg2(4))or(reg2(3)and reg2(4))。 elsif(rising_edge(clk)) then reg3(1 downto 0)=reg2(1 downto 0)。139。 end process bit1。 reg2(6 downto 3)=reg1(7 downto 4)。 reg2(1)= reg1(1) xor reg1(2) xor reg1(3)。) then reg2=0000000。 bit1:process(clk,rst) begin if(rst=39。 end if。 reg1(6)= a(3)。 reg1(4)= a(2)。 reg1(2)= a(1)。 elsif(rising_edge(clk)) then reg1(0)= a(0) xor b(0)。139。signal reg3: std_logic_vector(5 downto 0)。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1