arm流水線mmucache-文庫吧資料
2025-03-13 12:58本頁面
【正文】 理地址和虛擬地址相等 ， 即使用平板存儲(chǔ)模式 。 如果芯片規(guī)定當(dāng)禁止 MMU時(shí)可以使能 cache和 write buffer， 則數(shù)據(jù)訪問時(shí) ，C=0,B=0； 指令讀取時(shí) ， 如果使用分開的 TLB， 那么 C=1，如果使用統(tǒng)一的 TLB， 那么 C=0。 42 存儲(chǔ)管理單元 MMU Ⅱ (1) ? 使能 MMU時(shí)存儲(chǔ)訪問過程 ： 訪 問 權(quán) 限控 制 硬 件T L B頁 表 遍 歷 硬件 系 統(tǒng)A R MC a c h e與 W r i t eB u f f e rC a c h e 內(nèi) 容 獲取 硬 件 系 統(tǒng)主 存 儲(chǔ) 系 統(tǒng)虛 擬 地 址物 理 地 址C 、 B 位域 控 制 位訪 問 控 制 位43 存儲(chǔ)管理單元 MMU Ⅱ (2) ? 禁止 MMU時(shí)存儲(chǔ)訪問過程： ① 先要確定芯片是否支持 cache和 write buffer。 ? 存儲(chǔ)器訪問權(quán)限的控制。 n M R E Q S E Q 總 線 周 期 類 型 說 明01100101N 周 期S 周 期I 周 期C 周 期非 順 序 周 期順 序 周 期內(nèi) 部 周 期協(xié) 處 理 器 寄 存 器 傳 送 周 期37 高速緩沖存儲(chǔ)器 Ⅰ ： ? 統(tǒng)一 Cache VS 獨(dú)立的數(shù)據(jù) /程序 Cache ? 寫通 cache VS 寫回 cache ? 讀操作分配 cache VS 寫操作分配 cache 38 高速緩沖存儲(chǔ)器 Ⅱ : 塊 號(hào) M 塊 內(nèi) 地 址 N主 存 c a c h e地 址 變 換塊 號(hào) m 塊 內(nèi) 地 址 nc a c h e 替 換策 略替 換 塊裝 入 塊主 存 儲(chǔ) 器未 命 中已 滿命 中未 滿虛 擬 地 址 （ 來 自 C P U ）39 高速緩沖存儲(chǔ)器 Ⅲ : ? 全相聯(lián)地址映像和變換 ? 組相聯(lián)地址映像和變換 ? 直接映像和變換 40 高速緩沖存儲(chǔ)器 Ⅳ : ? 輪轉(zhuǎn)法 ? 隨機(jī)替換算法 41 存儲(chǔ)管理單元 MMUⅠ ARM系統(tǒng)中，存儲(chǔ)管理單元 MMU主要完成工作： ? 虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。 ? 數(shù)據(jù)時(shí)序信號(hào)： D[31..0]、 DIN[31..0]、 DOUT[31..0]、ABORT、 BL[3..0]。 ? 地址類信號(hào)： A[31..0]、 nRW、 MAS[1..0]、 nOPC、nTRANS、 LOCK、 TBIT。 ? 32位有符號(hào)和無符號(hào)字 ， 以 4字節(jié)的邊界對(duì)齊 。 26 存儲(chǔ)體系的形式 C P U主 存輔 存輔 助 軟 硬 件C P U主 存輔 存C a c h e輔 助 軟 硬 件輔 助 硬 件 (a)兩級(jí)存儲(chǔ)器層次結(jié)構(gòu) (b)三級(jí)存儲(chǔ)器層次結(jié)構(gòu) 27 總線結(jié)構(gòu) Ⅰ ? :四周期握手協(xié)議 1 2 3 4時(shí) 間設(shè) 備 1設(shè) 備 228 總線結(jié)構(gòu) Ⅱ ? C P U設(shè) 備 1 設(shè) 備 2存 儲(chǔ) 器C l o c kR / W ’A d d r e s sD a t a r e a d y ’D a t a29 總線結(jié)構(gòu) Ⅲ 3． 總線的時(shí)序圖 讀 過 程 寫 過 程C l o c kR / W ’啟 用 A d d r e s sA d d r e s sD a t a r e a d yD a t a30 總線結(jié)構(gòu) Ⅳ 4．直接內(nèi)存訪問（ DMA） C P U存 儲(chǔ) 器D M A 控 制 器設(shè) 備總 線 請(qǐng) 求總 線 授 權(quán)C l o c kR / W ’A d d r e s sD a t aD a t a r e a d y ’31 總線結(jié)構(gòu) Ⅴ 5．系統(tǒng)總線配置 多總線系統(tǒng) C P U高 速 設(shè) 備 存 儲(chǔ) 器低 速 設(shè) 備總 線橋低 速 設(shè) 備高 速 總 線 低 速 總 線32 ARM存儲(chǔ)數(shù)據(jù)類型 ARM處理器支持以下六種數(shù)據(jù)類型： ? 8位有符號(hào)和無符號(hào)字節(jié) 。其中 C是總價(jià)格。 Bm是連續(xù)提供數(shù)據(jù)的速率。 ? 速度： m個(gè)存儲(chǔ)體并行工作時(shí)，可達(dá)到的最大頻率寬度為 Bm＝ Wm／ TM 。 ? 容量： Sw＝ Wlm。 R A M 空 間R O M 空 間E E P R O M 空 間23 常用的存儲(chǔ)器 ? 隨機(jī)存儲(chǔ)器（ RAM） ? 靜態(tài)隨機(jī)存儲(chǔ)器（ SRAM） ? 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（ DRAM） ? 只讀存儲(chǔ)器（ ROM）， 它在嵌入式系統(tǒng)中非常有用，因?yàn)樵S多代碼或數(shù)據(jù)不隨時(shí)間改變 。但是： ? 超標(biāo)量處理器在執(zhí)行的過程中必須動(dòng)態(tài)地檢查指令相關(guān)性 如果代碼中有分支指令； ? 我們必須將分支被執(zhí)行和分支不被執(zhí)行這兩種情況分開考慮計(jì)算執(zhí)行時(shí)間幾乎是不可能的； ? 計(jì)算執(zhí)行時(shí)間幾乎是不可能的。 所有 ARM內(nèi)核，包括流行的 ARM ARM9和 ARM11等，
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1