【正文】 5段 ? 在后面的復雜的流水線中我們將會看到 WAR 和 WAW 相關 I: sub r1,r4,r3 J: add r1,r2,r3 K: mul r6,r1,r7 計算機體系結構 采用定向技術避免數(shù)據(jù)相關（圖 Page 102) Time (clock cycles) I n s t r. O r d e r add r1,r2,r3 sub r4,r1,r3 and r6,r1,r7 or r8,r1,r9 xor r10,r1,r11 Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg 計算機體系結構 I n s t r. O r d e r lw r1, 0(r2) sub r4,r1,r6 and r6,r1,r7 or r8,r1,r9 采用定向技術仍然存在相關 （圖 Page 153) Time (clock cycles) Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg 計算機體系結構 DMem Time (clock cycles) or r8,r1,r9 I n s t r. O r d e r lw r1, 0(r2) sub r4,r1,r6 and r6,r1,r7 Reg ALU DMem Ifetch Reg Reg Ifetch ALU DMem Reg Bubble Ifetch ALU DMem Reg Bubble Reg Ifetch ALU Bubble Reg 計算機體系結構 Try producing fast code for a = b + c。 Step5 Step 4 MEM memory access/branch pletion ? memory reference ? LMD Mem[ALUOutput] if it’s a load。計算機體系結構 第 3章 流水線技術 流水線的基本概念 DLX的基本流水線 流水線的相關 異常處理 DLX中多周期操作的處理 MIPS R4000流水線 計算機體系結構 復習 :性能評測 ?平均 CPI? ? 每類指令的 CPIstate diagram gives CPI for each instruction type ? 每類指令的使用頻度 Type CPIi for type Frequency CPIi x freqIi Arith/Logic 4 40% Load 5 30% Store 4 10% branch 3 20% Average CPI: 計算機體系結構 是否可以使 CPI ? Ideal Memory WrAdr Din RAdr 32 32 32 Dout MemWr 32 ALU 32 32 ALUOp ALU Control 32 IRWr Instruction Reg 32 Reg File Ra Rw busW Rb 5 5 32 busA 32 busB RegWr Rs Rt Mux 0 1 Rt Rd PCWr ALUSelA Mux 0 1 RegDst Mux 0 1 32 PC MemtoReg Extend ExtOp Mux 0 1 32 0 1 2 3 4 16 Imm 32 2 ALUSelB Mux 1 0 32 Zero Zero PCWrCond PCSrc 32 IorD Mem Data Reg ALU Out B A ?在一條指令執(zhí)行過程中下圖有許多空閑部件 ? 可以讓指令重疊執(zhí)行？ ?? 計算機體系結構 The Big Picture: Where are We Now? ?The Five Classic Components of a Computer ?Next Topics: ? Pipelining by Analogy ? Pipeline hazards Control Datapath Memory Processor Input Output 計算機體系結構 ?洗衣為例 ?Ann, Brian, Cathy, Dave 每人進行洗衣的動作： wash, dry, and fold ?washer需要 30 minutes ?Dryer 需要 40 minutes ?“Folder” 需要 20 minutes A B C D 流水線的基本概念 計算機體系結構 Sequential Laundry ?順序完成這些任務需要 6 hours for 4 loads ?如果采用流水作業(yè) , 需要多長時間 ? A B C D 30 40 20 30 40 20 30 40 20 30 40 20 6 PM 7 8 9 10 11 Midnight T a s k O r d e r Time 計算機體系結構 流水線作業(yè) : 原則盡可能早地讓工作開始 ?流水作業(yè)完成四人的洗衣任務只需要 hours A B C D 6 PM 7 8 9 10 11 Midnight T a s k O r d e r Time 30 40 40 40 40 20 計算機體系結構 流水線技術要點 ?流水線技術并不能提高單個任務的執(zhí)行效率，它可以提高整個系統(tǒng)的吞吐率 ?流水線中的瓶頸是最慢的那一段 ?多個任務同時執(zhí)行，但使用不同的資源 ?其潛在的加速比＝流水線的級數(shù) ?流水端所需時間不均衡將降低加速比 ?流水線存在裝入時間和排空時間，使得加速比降低 ?由于存在相關問題，會導致流水線停頓 計算機體系結構 計算機的流水線 ? CPU執(zhí)行大量的指令，指令吞吐率非常重要 ? DLX 特征 ? 所有指令相同長度 ? 在指令格式中寄存器位于同一位置 ? 只有 Loads和 Stores可以對存儲器操作 DLX的基本流水線 計算機體系結構 DLX數(shù)據(jù)通路（圖 page 83） 一種簡單實現(xiàn) Memory Access Write Back Instruction Fetch Instr. Decode Reg. Fetch Execute Addr. Calc L M D ALU MUX Memory Reg File MUX MUX Data Memory MUX Sign Extend 4 Adder Zero? Next SEQ PC Address Next PC WB Data Inst RD RS1 RS2 Imm 計算機體系結構 基本操作 (Step 1 amp。 2) ?Step 1 IF ? IR Mem[PC] fetch the next instruction from memory ? NPC PC + 4 pute the new PC ?Step 2 ID instruction decode and register fetch step ? A Regs[IR6..10] ? B Regs[IR11..16] ? 可能讀取的寄存器值沒有用，但沒有關系，譯碼后如果無用，以后操作就不用 ? Imm ? ((IR16)16 IR1631 計算機體系結構 基本操作－ Step 3, 執(zhí)行階段 根據(jù)譯碼的結果，有四種情況 ? Memory Reference ? ALUOutput A + (IR16)16 IR16..31 effective address ? SMD B data to be written if it is a STORE SMD (store mem data) = MDR