word版可編輯-dsp數(shù)字時(shí)鐘設(shè)計(jì)精心整理docxdocx-文庫(kù)吧資料
2025-07-21 11:42本頁(yè)面
【正文】 //小時(shí)的顯示 PBDATDIR=tablewe[4]。 } if(min==60) { min=0。 PADATDIR=table[min/10]。 PBDATDIR=tablewe[3]。 PADATRDIR=table[min%10]。 //分鐘的顯示 PBDATDIR=table[2]。 //關(guān)斷74HC273 } if(sec==60) { sec=0。 //選通74HC273 PADATDIR=table[sec/10]。 //關(guān)斷74HC273 PBDATDIR=table[1]。 //選通74HC273 PADATDIR=tabale[sec%10]。 //秒加1 PBDATDIR=tablewe[0]。 if(i==5) //i等于5為1秒 { i=0。i=0。min=0。 //timer1的周期寄存器值設(shè)為200ms T1CNT=0x00。 //清除定時(shí)器1的周期中斷 T1CON=0x170C。 //僅允許定時(shí)器1的周期中斷 EVAIMRA=EVAIMRAamp。 asm(CLRC INTM)。void main() //主程序{ DSP2407_Initialing()。 //程序初始化unsigned char tablewe[]={0xFF00,0xFF01,0xFF02,0xFF03,0xFF04,0xFF05,0xFF06}。其電路圖如圖8所示：圖8 按鍵電路原理圖 軟件設(shè)計(jì)（一）程序流程圖圖9 電子時(shí)鐘程序流程圖（二）程序清單程序編寫如下：include unsigned int sec,min,hour,i。其原理圖如圖7所示：圖7 電源電路電路圖7. 按鍵電路設(shè)計(jì)采用五個(gè)按鍵的設(shè)計(jì)。電源電路原理圖如下圖所示。LDO電壓調(diào)節(jié)器, , V輸出 177。在此次設(shè)計(jì)中我是用第二種方式電路圖如下圖6所示：圖6 外部時(shí)鐘電路圖6. 電源電路。這種方法稱為晶振方式。一種是利用鎖相環(huán)時(shí)鐘模塊PLL中提供的內(nèi)部振蕩電路，在DSP芯片的引腳XTAL1/CLKIN與XTAL2之間連接一晶振，啟動(dòng)內(nèi)部振蕩器。74HC273適用于要求原碼輸出或者所有存儲(chǔ)元件共用時(shí)鐘和主復(fù)位的應(yīng)用,如下圖4所示： 圖4 74HC273 下圖為共陰極數(shù)碼管的引腳圖，每位的段碼線（a,b,c,d,e,f,g,dp）分別與1個(gè)8位的鎖存器輸出相連，由DSP控制器控制組合0－9十個(gè)數(shù)據(jù)，如令其顯示1則b,c引腳（即2，3引腳）送高電平，此時(shí)數(shù)碼管顯示1。每個(gè)D輸入的狀態(tài)將在時(shí)鐘脈沖上升沿之前的一段就緒時(shí)間內(nèi)被傳輸?shù)接|發(fā)器對(duì)應(yīng)的輸出（Qn）上。74HC273具有八路邊沿觸發(fā)，D 型觸發(fā)器，帶獨(dú)立的D輸入和Q輸出。利用這種復(fù)合使能特性，僅需1片74HC138芯片即可輕松實(shí)現(xiàn)6個(gè)數(shù)碼管的選擇導(dǎo)通。74HC138特有3個(gè)使能輸入端：兩個(gè)低有效（S2和S3）和一個(gè)高有效（S1）。74HC138與74HC238邏輯功能一致，只不過(guò)74HC138為反相輸出。圖1 系統(tǒng)框圖 （二）組件介紹(1). 高性能靜態(tài)CMOS技術(shù)，指令周期為33ns(2)．片內(nèi)有高達(dá)32K字的FLASH程序存儲(chǔ)器(3)．2KB SARAM，544字DARAM，外擴(kuò)64千字的程序ROM，64千字的數(shù)據(jù)RAM(4)．兩個(gè)事
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1