word版可編輯-dsp數(shù)字時鐘設計精心整理docxdocx(編輯修改稿)
2025-08-11 11:42 本頁面
【文章內容簡介】 L）系列。74HC273具有八路邊沿觸發(fā)，D 型觸發(fā)器，帶獨立的D輸入和Q輸出。74HC273的公共時鐘（CLK）和主復位（CLR）端可同時讀取和復位（清零）所有觸發(fā)器。每個D輸入的狀態(tài)將在時鐘脈沖上升沿之前的一段就緒時間內被傳輸?shù)接|發(fā)器對應的輸出（Qn）上。一旦CLR輸入電平為低，則所有輸出將被強制置為低，而不依賴于時鐘或者數(shù)據(jù)輸入。74HC273適用于要求原碼輸出或者所有存儲元件共用時鐘和主復位的應用,如下圖4所示： 圖4 74HC273 下圖為共陰極數(shù)碼管的引腳圖，每位的段碼線（a,b,c,d,e,f,g,dp）分別與1個8位的鎖存器輸出相連，由DSP控制器控制組合0－9十個數(shù)據(jù)，如令其顯示1則b,c引腳（即2，3引腳）送高電平，此時數(shù)碼管顯示1。由于各位的段碼線并聯(lián)，8位I/O口輸出段碼對各個顯示位來說都是相同的，如下圖5所示：圖5 LED 數(shù)碼管DSP2407A最小系統(tǒng)時鐘硬件設計有兩種工作方法。一種是利用鎖相環(huán)時鐘模塊PLL中提供的內部振蕩電路，在DSP芯片的引腳XTAL1/CLKIN與XTAL2之間連接一晶振，啟動內部振蕩器。另一種方法是不使用片內的振蕩電路，完全由外部有源晶體振蕩器產生時鐘信號，直接接入XTAL1/CLKIN引腳，此時，XTAL2腳懸空。這種方法稱為晶振方式。但著一方式仍是用片內的PLL倍頻電路來對這一來自片外的時鐘進行倍頻，以產生所需的時鐘。在此次設計中我是用第二種方式電路圖如下圖6所示：圖6 外部時鐘電路圖6. 電源電路。它是一個LDO電壓調節(jié)器, , V輸出 177。3%, → 10 V輸入，可輸出一路+。電源電路原理圖如下圖所示。+。其原理圖如圖7所示：圖7 電源電路電路圖7. 按鍵電路設計采用五個按鍵的設計。都實現(xiàn)以下的五個功能調時、調分、啟動、停止、4個功能，外加復位系統(tǒng)一個按鍵，基本滿足了設計需求，采用獨立按鍵的設計方便簡單，制造難度小，但同時如要拓展則會占用其他端口，但設計并沒考慮功能拓展設計所以不再考慮。其電路圖如圖8所示：圖8 按鍵電路原理圖 軟件設計（一）程序流程圖圖9 電子時鐘程序流程圖（二）程序清單程序編寫如下：include unsigned int sec,min,hour,i。unsigned char table[]={0xFF3F,0xFF06,0xFF5B,0xFF4F,0xFF66, 0xFF6D,0xFF7D, 0xFF07,0xFF7F, 0xFF6F}。 //程序初始化unsigned char tablewe[]={0xFF00,0xFF01,0xFF02,0xFF03,0xFF04,0xFF05,0xFF06}。void delay(unsigned int j)。void main() //主程序{ DSP2407_Initialing()。 Ioport_Initialing()。 asm(CLRC INTM)。 EVAIMRA= EVAIMRA|0x0080。 //僅允許定時器1的周期中斷 EVAIMRA=EVAIMRAamp。0x0080。 //清除定時器1的周期中斷 T1CON=0x170C。 //timer1為連續(xù)增計數(shù)模式，預分頻值為128，使用內部時鐘 T1PER=0xF424。 //timer1的周期寄存器值設為200ms T1CNT=0x00。 //timer1的計數(shù)器清0 sec=0。min=0。hour=0。i=0。 While(1) { PCDATDIR=0x00FF。 if(i==5) //i等于5為1秒
數(shù)學相關推薦
鄂ICP備17016276號-1