【正文】 .word 738, 937, 764, 152, 800, 1808, 2464, 2341.word 1133, 1223, 4484, 8130, 11469, 13813, 14656, 13813.word 11469, 8130, 4484, 1223, 1133, 2341, 2464, 1808.word 800, 152, 764, 937, 738， 343, 51, 296.word 340, 221, 31, 128, 189, 143, 27, 94.word 163, 156, 82, 19, 100， 0, 0, 0SIN_TABILE 小數(shù)操作STM 120,BK 。通過這樣處理，可以在保證運(yùn)算精度的條件下有效解決溢出問題[28]。由于定點(diǎn)數(shù)進(jìn)行加減運(yùn)算時(shí)，其結(jié)果可能出現(xiàn)溢出，所以選擇合適的標(biāo)值和進(jìn)行溢出保護(hù)顯得特別重要。判斷是否出現(xiàn)DTSTH A, max_m 。通過相減實(shí)現(xiàn)電平比較NOP 。結(jié)果只保留前高16位STM N_ERROR, n_error_ptr$block_end:Geigel算法的C54x匯編語言定點(diǎn)實(shí)現(xiàn)如下：LD *ref_ptr+%, 16, AABS A 。B=A/│x(n)│,同時(shí)利用A和B累加器計(jì)算LD *+filter_ptr(16), 16, ASFTA B, (15+GAIN) 。實(shí)現(xiàn)式中的Σ求和，ref_ptr指向x(n)MACR *ref_ptr+0%, *n_error_ptr+, A 。n_error_ptr指向式中的RPTZ A, (BLOCKSIZE2) 。在實(shí)現(xiàn)數(shù)字濾波BNLMS、Geigel算法時(shí)就使用了這些技巧，具體見下面的程序。C54x中的一些指令，可以充分利用這個(gè)特性，有效提高編程效率。利用C54x的圓周尋址方式(用%表示)管理緩沖區(qū)的數(shù)據(jù)，可避免每次對(duì)緩沖區(qū)的數(shù)據(jù)進(jìn)行搬移，大大減少指令開銷，提高運(yùn)行效率。濾波后經(jīng)D/A輸出模擬量，結(jié)果證實(shí)該程序可實(shí)現(xiàn)對(duì)采樣率為8kHz的模擬信號(hào)進(jìn)行實(shí)時(shí)濾波處理[25]。圖44 輸入數(shù)據(jù)頻譜圖圖45輸出數(shù)據(jù)頻譜圖最后，將程序移植為聞亭公司的TMS320VC5409評(píng)估板的MCBSP0的中斷服務(wù)程序，并將形成的可執(zhí)行文件加載到評(píng)估板上運(yùn)行。根據(jù)上述算法編制程序，在CCS5000上進(jìn)行仿真調(diào)試運(yùn)行，并且分析輸入數(shù)據(jù)和輸出的頻譜，結(jié)果如圖4圖45所示。⑨輸入一個(gè)新數(shù)據(jù)替代New緩沖區(qū)中最老的數(shù)據(jù)。⑧用New緩沖區(qū)中最老的數(shù)據(jù)替代O1d緩沖區(qū)中最老的數(shù)據(jù)。⑥保存和輸出結(jié)果（結(jié)果在BH中）。④（AR2）+（AR3）→AH（累加器A的高位）；（AR2）1→AR2；（AR3）1→AR3。②設(shè)置循環(huán)緩沖區(qū)指針，AR2指向New緩沖區(qū)中最新的數(shù)據(jù)，AR3指向O1d緩沖區(qū)中最老的數(shù)據(jù)[24]。由于一個(gè)N（設(shè)N為偶數(shù)）階的FIR濾波器具有系數(shù)對(duì)稱特性，其輸出方程可以寫為：y(n)=ao[x(n)+x(nN+1)]+a1[x(n1)+x(nN+2)]+…+aN/21[X(nN/2+1)+x(nN/2)] (43)根據(jù)式（43）可建立如下實(shí)現(xiàn)算法：①在數(shù)據(jù)存儲(chǔ)中開辟兩個(gè)循環(huán)緩沖區(qū)，New循環(huán)緩沖區(qū)存放新數(shù)據(jù)，O1d循環(huán)緩沖區(qū)中存放老數(shù)據(jù)。輸入數(shù)據(jù)的歸一化處理可通過設(shè)置A/D轉(zhuǎn)換的參考電平來實(shí)現(xiàn)。4 實(shí)現(xiàn)舉例根據(jù)上述設(shè)計(jì)出來的FIR濾波器，考慮工程實(shí)際的需要（精度的要求）和采用定點(diǎn)DSP芯片的方便實(shí)現(xiàn)，選擇Q15定標(biāo)。必須注意：其低N位為零，其中N為最小N值。①設(shè)定BK（寄存器塊大?。┲担源_定循環(huán)尋址緩沖區(qū)的大小，也可將它看作是循環(huán)的周期。在數(shù)字信號(hào)處理中的FIR、卷積等運(yùn)算中，循環(huán)尋址具有極其重要的意義。該尋址方法可以對(duì)一塊特定存儲(chǔ)區(qū)實(shí)現(xiàn)循環(huán)的操作。在選擇不同的結(jié)構(gòu)時(shí)，應(yīng)考慮它們所引入的誤差，并用高級(jí)語言進(jìn)行定點(diǎn)仿真，以比較不同結(jié)構(gòu)下誤差的大小，從而作出合理選擇[21]。除了有限字長(zhǎng)效應(yīng)以外，不同結(jié)構(gòu)引入的誤差也有所不同。另外，F(xiàn)IR數(shù)字濾波器和IIR數(shù)字濾波器所引入的量化誤差是不一樣的。在用定點(diǎn)DSP時(shí)，產(chǎn)生誤差是不能避免的，但是可以通過一些方法減小誤差。2. 誤差問題：因?yàn)樵谟枚c(diǎn)DSP實(shí)現(xiàn)時(shí)，所有的數(shù)據(jù)都是定長(zhǎng)的，運(yùn)算也都是定點(diǎn)運(yùn)算，因而會(huì)產(chǎn)生有限字長(zhǎng)效應(yīng)。這樣做的好處是操作簡(jiǎn)單、編程方便。因此，在定點(diǎn)運(yùn)算過程中應(yīng)該采取一些判斷和保護(hù)措施（特別是在定點(diǎn)加法中）。這里，所討論的理論分析法和統(tǒng)計(jì)分析法確定變量絕對(duì)值最大值|max|，然后根據(jù)|max|再確定Q值。只要個(gè)動(dòng)態(tài)范圍確定了，Q值也就確定了。在使用定點(diǎn)DSP時(shí)，如何選擇合適的Q值是一個(gè)關(guān)鍵性問題。通過定標(biāo)，可以在16位數(shù)的不同位置上確定小數(shù)點(diǎn)，從而表示出一個(gè)范圍大小不同且精度也不同的小數(shù)。在濾波器的實(shí)現(xiàn)過程中，DSP所要處理的數(shù)可能是整數(shù)，也可能是小數(shù)或混合小數(shù)；然而，DSP在執(zhí)行算術(shù)運(yùn)算指令時(shí)，并不知道當(dāng)前所處理的數(shù)據(jù)是整數(shù)還是小數(shù)，更不能指出小數(shù)點(diǎn)的位置在哪里。一個(gè)整型數(shù)的最大表示范圍取決于DSP芯片所給定的字長(zhǎng)，一般為16位或24位。 DSP定點(diǎn)實(shí)現(xiàn)DSP分為定點(diǎn)和浮點(diǎn)兩種，下面以定點(diǎn)DSP芯片為例，討論FIR濾波器實(shí)現(xiàn)的幾個(gè)關(guān)鍵問題。與模擬調(diào)制相比，具有更好的抗噪聲性能和更強(qiáng)的抗信道衰落能力等。由于無線信道是時(shí)變信道，存在嚴(yán)重多徑和衰落等不利于數(shù)據(jù)傳輸?shù)囊蛩?，因此，選擇適合于無線信道傳輸?shù)臄?shù)字調(diào)制方式是非常重要的。 QPSK調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)調(diào)制是為了信號(hào)特性與信道特性相匹配，不同類型的信道特性相應(yīng)地存在不同類型的調(diào)制方式。數(shù)字調(diào)制對(duì)發(fā)送端同相與正交兩路基帶信號(hào)的樣本值進(jìn)行正交幅度調(diào)制，產(chǎn)生16QAM已調(diào)信號(hào)樣本值，再經(jīng)DAC(數(shù)字模擬變換器)輸出，將16QAM已調(diào)信號(hào)送到線路上。 C54x DSP的軟件設(shè)計(jì)流程圖初始化采樣結(jié)束調(diào)用各信號(hào)處理算法模塊處理計(jì)算各種參數(shù)輸出結(jié)果NY圖41C54xDSP軟件設(shè)計(jì)流程圖 基帶調(diào)制解調(diào)的數(shù)字實(shí)現(xiàn)基帶調(diào)制解調(diào)器軟件包括異步串行口的初始化、接收、發(fā)送、卷積編碼、交織、去交織、基帶調(diào)制(含差分編碼、格雷編碼)、成形濾波、載波調(diào)制、匹配濾波、載波同步、位同步、差分解調(diào)、幀同步等。它不僅是參數(shù)傳遞和函數(shù)調(diào)用的數(shù)據(jù)“倉庫”，而且還是整個(gè)程序中的一個(gè)基準(zhǔn)數(shù)據(jù)區(qū)，可以用來保存現(xiàn)場(chǎng)環(huán)境，還可以用來分配局部數(shù)據(jù)。規(guī)范之三：堆棧的使用。在函數(shù)返回時(shí)，按照反方向依次調(diào)整堆棧指鐘。如果在該函數(shù)中仍然要調(diào)用其他的兩數(shù)，其方法同上。然后將第—個(gè)參數(shù)放在A中并調(diào)用函數(shù)，這時(shí)程序的返回地址將被自動(dòng)壓棧。c語言和匯編語言間的相互調(diào)用主要通過累加器A和堆棧來傳遞多數(shù)。但建議不要使用缺省數(shù)值，在匯編程序中最好按照自己的要求顯式地設(shè)置狀態(tài)位。鑒于c語言程序主要是由編譯器完成資源的分配，編程人員可將其視作是一個(gè)黑盒，不必追究其內(nèi)在的細(xì)節(jié)；而在匯編語言中則由編程人員手工安排資源，所以要特別注意其使用規(guī)則應(yīng)與c語言保持一致。對(duì)于在全局范國內(nèi)使用的變量和函數(shù)，如果希望它們?cè)赾語言和匯編編寫的程序都可以被訪問的話，應(yīng)遵從如下的規(guī)則：●在c語言和匯編語言中均需要聲明它是全局的，對(duì)函數(shù)而言還必須在C語言中給出準(zhǔn)確的函數(shù)原型說明[15]；●在c語言中保持“自然”的命名，而在匯編語言中該名字需加一個(gè)下劃線函數(shù)調(diào)用。圖37 DSP主系統(tǒng)② 圖38是TMS27C512程序存儲(chǔ)器，用于裝載DSP程序代碼：圖38TMS27C512程序存儲(chǔ)器(2)模擬輸入輸出通道電路（詳見附錄1），主要包含： ① AD7862(A/D電路)，完成模數(shù)轉(zhuǎn)換的功能；② AD8582(D/A電路)，完成數(shù)模轉(zhuǎn)換的功能； ③ MAX295EWE(數(shù)字濾波電路)，對(duì)接收和發(fā)送的基帶信號(hào)分別進(jìn)行濾波； ④ TL084(運(yùn)放電路)，對(duì)接收和發(fā)送的基帶信號(hào)分別進(jìn)行放大。該系統(tǒng)的數(shù)據(jù)速率為9600 b/s，調(diào)制方式為DQPSK。2. 發(fā)送信號(hào)流程 由數(shù)據(jù)終端送來的RS232 UART數(shù)據(jù)流( kb/s)，經(jīng)MAX232轉(zhuǎn)變成TTL電平，進(jìn)入Intel8251A形成并行數(shù)據(jù)，作為原始信息碼，進(jìn)入DSP芯片，進(jìn)行卷積編碼、交織編碼和正交DQPSK調(diào)制，然后進(jìn)入數(shù)模轉(zhuǎn)換器AD8582，輸出信號(hào)由濾波器MAX295EWE進(jìn)行限帶后由放大器(TL084)放大至適當(dāng)幅度，送至射頻部分[14]。DSP將該信息碼送給Intel8251A， kb/s的UART數(shù)據(jù)流，最后經(jīng)MAX232EESE轉(zhuǎn)變成RS232電平(177。圖36 FPGA與DSP寫數(shù)據(jù)的時(shí)序 信號(hào)流程1．接收信號(hào)流程 由射頻部分送來的基帶DQPSK調(diào)制信號(hào)(f0= kHz)，進(jìn)入帶通濾波器MAX295EWE，濾除帶外噪聲，然后進(jìn)入運(yùn)算放大器(TL084)放大至適當(dāng)電平(0～3 V變化范圍)。DSP 檢測(cè)到中斷后,把FPGA 寫入HPI 存儲(chǔ)區(qū)的數(shù)據(jù)轉(zhuǎn)存到其他地址供后續(xù)程序處理,并重新向FPGA產(chǎn)生HINT \ 中斷信號(hào),從而周而復(fù)始的接收FPGA 傳輸過來的數(shù)據(jù)。在對(duì)HPID 的連續(xù)寫操作過程中,要注意合理的控制HBIL 腳的輸出來通知DSP 當(dāng)前傳輸?shù)氖堑谝粋€(gè)字節(jié)還的第二個(gè),如果字節(jié)的傳輸順序被破壞,則數(shù)據(jù)可能會(huì)丟失,從而產(chǎn)生不可預(yù)測(cè)的結(jié)果[13]。FPGA 檢測(cè)到HINT 拉低后,向DSP 的HCNTLHCNTL0 寫入01 ,表示訪問HPIA 寄存器,此時(shí)應(yīng)注意寫到HPIA 寄存器的堵住應(yīng)該期望存放地址減1 ,這是由于在自動(dòng)增址模式下,一個(gè)數(shù)據(jù)寫操作會(huì)使HPIA操作前預(yù)先增加1。FPGA 上電復(fù)位完畢后, HPIENA 腳被拉高,使DSP 的HPI 口可用。通過寫HIPC , FPGA 可以中斷5402 ,并且HINT \ 輸出可以被5402 用來中斷FPGA ,FPGA 通過寫HPIC 來應(yīng)答中斷并清除HINT \。使用HCNTL0/ 1 ,主機(jī)可以指定對(duì)三個(gè)HPI 寄存器的訪問:HPI 控制寄存器(HPIC) 、HPI 地址寄存器(HPIA) 或HPI 數(shù)據(jù)寄存器(HIPD) 。HCNTL0 和HCNTL1 用來控制哪個(gè)HPI 寄存器被訪問,并且表示對(duì)寄存器進(jìn)行哪種訪問。圖35 FPGA 與DSP 的HPI 口相連的原理圖如圖35 所示,FPGA 與DSP 通過HPI 口的8根數(shù)據(jù)線HD交換數(shù)據(jù),由于5402 的數(shù)據(jù)線寬度是16 位,因此,FPGA 與DSP 之間的數(shù)據(jù)傳輸必須包含兩個(gè)連續(xù)的字節(jié)。D/ A 轉(zhuǎn)換芯片采用TLC5618 ,從中頻接收來的數(shù)字信號(hào),經(jīng)過解調(diào)、譯碼處理后從串口輸出,通過TLC5618 轉(zhuǎn)換成基帶模擬信號(hào)。第三部分是A/ D、D/ A 轉(zhuǎn)換部分。電源模塊采用TPS767D318 ,用來產(chǎn)生供DSP 的I/ O 和內(nèi)核的3. 3V 和1. 8V 電源[12]。數(shù)據(jù)存儲(chǔ)器采用IDT71V016 , 用來擴(kuò)展內(nèi)部RAM。它由DSP 芯片及外圍電路組成。第一部分是DSP 主系統(tǒng)部分。 基于C54xDSP調(diào)制解調(diào)器硬件系統(tǒng)的設(shè)計(jì)調(diào)制解調(diào)器硬件以C54x DSP芯片為核心，包括FPGA/CPLD、可編程開關(guān)電容濾波器、A/D變換器、D/A變換器、編解碼器、RS232異步通信接口電路及時(shí)鐘電路等，如圖31所示。（1） ,，因此，直接連接從電平上來說是完全可以的。（4） 布線要求盡量近，注意濾波電路。（2） TI DSP有以下幾種時(shí)鐘配置方案：內(nèi)部震蕩器；外部震蕩器；片內(nèi)集成有PLL,對(duì)輸入時(shí)鐘進(jìn)行倍頻和分頻。降低內(nèi)核電源的主要目的是為了降低功耗 [11]。 C54xDSP芯片的電源設(shè)計(jì)電源的考慮（1） DSP一般有五類電源引腳：即CPU核電源引腳，I/O電源引腳，PLL電源引腳，模擬電路電源引腳（必須與數(shù)字電源分開），F(xiàn)LASH編程電源引腳；（2） 每個(gè)電源與地引腳都必須接，不能懸空不接；（3） (瓷片)；（4） 電源功率大小；（5） 電源上電次序，推薦首先給CPU核充電，其次給I/O充電，再給模擬部分供電，然后才能加外部輸入信號(hào)；建議使用TI公司的電源方案：C5000TPS767D318,TPS767D301。第3章 基于C54x DSP的通用基帶調(diào)制解調(diào)器硬件設(shè)計(jì) C54xDSP應(yīng)用系統(tǒng)的硬件設(shè)計(jì)雖然DSP有強(qiáng)大的數(shù)據(jù)處理功能，但單獨(dú)一個(gè)DSP芯片是無法使用的，它必須和其他相應(yīng)的外圍器件一起才能構(gòu)成一個(gè)完整的系統(tǒng)。 硬件選擇該調(diào)制解調(diào)器硬件以C54x DSP芯片為核心，包括FPGA/CPLD、可編程開關(guān)電容濾波器、A/D變換器、D/A變換器、編解碼器、RS232異步通信接口電路及時(shí)鐘電路等。采樣周期為9600Hz ,采用96 點(diǎn)正弦波調(diào)制,得到輸出信號(hào)X( n) =Asin (Ф( t) ) ,輸入數(shù)據(jù)文件為每個(gè)脈沖6 個(gè)采樣點(diǎn)。為實(shí)現(xiàn)軟件仿真FSK調(diào)制與解調(diào),用數(shù)據(jù)文件模擬要被調(diào)制的數(shù)字基帶脈沖輸入信號(hào):數(shù)碼1代表頻率f1 = 2100Hz,數(shù)碼0代表頻率f0 =1300Hz。2 解調(diào)原理：實(shí)現(xiàn)數(shù)字調(diào)頻信號(hào)的解調(diào)方法有鑒頻法、過零檢測(cè)法、差分檢波法,在本次實(shí)現(xiàn)中采用差分檢波法(屬于相干解調(diào)法) 。這樣就可以產(chǎn)生兩種不同的分頻脈沖輸出,再經(jīng)過整形就得到精確的FSK 音頻正弦信號(hào)[8]。實(shí)現(xiàn)原理圖如圖24 所示: 相加頻 移鍵 控信 號(hào)輸 出控制電路F0振蕩器F1振蕩器門1