【正文】 圖22 DSP設計流程圖 CCS集成開發(fā)環(huán)境CCS（Code Composer Studio）是TI推出的用于開發(fā)其DSP芯片的集成開發(fā)環(huán)境，他采用WINDOWS風格界面，集編輯，編譯，鏈接，軟件仿真，硬件調(diào)試及實時跟蹤等功能于一體，極大地方便了DSP程序的設計和開發(fā)設計設計方案編輯和生成編輯源文件生成代碼調(diào)試 語法檢查斷點設置分析 實時調(diào)試統(tǒng)計，跟蹤圖23 CCS集成開發(fā)環(huán)境如圖23所示，CCS集成的源代碼編輯環(huán)境，使程序的修改更為方便；CCS集成的代碼生成工具，使開發(fā)設計人員不必在DOS窗口敲大量的命令及參數(shù)；CCS集成的調(diào)試工具，使調(diào)試程序一目了然，大量的觀察窗口使程序調(diào)試得心應手[7]。FSK調(diào)制方式根據(jù)前后符號的載波相位是否連續(xù),又分為相位不連續(xù)的頻移鍵控與相位連續(xù)的頻移鍵控(CP FSK) 實現(xiàn)數(shù)字頻率調(diào)制的一般方法有兩種, 直接調(diào)頻法和鍵控法。 鍵控法是用數(shù)字信號去控制兩個獨立振蕩器,兩個門電路按數(shù)字信號的變化規(guī)律通斷。當信號為“1”時,分頻比為N1 ,當信號為“0”時,分頻比為N2 。本次設計采用的是后一種方法。差分檢波器原理框圖如圖25 所示:帶通濾波器τ相乘低通濾波器輸出輸入圖25 差分檢波器原理圖差分檢波法基于輸入信號與其延遲τ的信號相比較,信道上的延遲失真將同時影響相鄰信號,故不影響最終的鑒頻效果,其實現(xiàn)受條件cos(Wcτ)= 0的限制。碼率Fb = 1200bps 。在FSK信號接收端解調(diào)該調(diào)制信號,取延遲樣點k=4，得到輸出信號v(n)= s(n)s( n k),經(jīng)低通濾波器濾除高頻成分,即恢復FSK 解調(diào)信號[9]。外圍電路包含：程序存儲器，采用的是TMS27C512芯片；電平轉(zhuǎn)換電路，采用74AC16245芯片，實現(xiàn)DSP芯片外部接口邏輯電平( V)和其他器件的接口邏輯電平(5 V)的轉(zhuǎn)換；電源電路，采用TPS7333和TPS7301芯片，分別實現(xiàn)5 V→ V和5 V→ V的DCDC轉(zhuǎn)換， V電源分別給DSP芯片的內(nèi)核和外部接口供電；復位電路采用MAXIM公司的MAX706ESA芯片，用于整個系統(tǒng)的復位[10]。一個DSP硬件系統(tǒng)包括電源電路，復位電路，電平匹配電路，信號輸入與輸出電路等。C54xDSP系列芯片大部分采用低電壓設計，這樣可以大大節(jié)約系統(tǒng)的功耗，該系列芯片電源分為兩種，即內(nèi)核電源與I/O電源，其中I/，,。 時鐘的考慮（1） 系統(tǒng)能否正確，可靠的工作，時鐘是關鍵。（3） 選擇時鐘芯片：同步要求；單一晶體，多時鐘輸出；成本低。 3V 和5V混合邏輯設計采用5V 。（2） （LVC）驅(qū)動5VTTL器件，由于兩者的電平轉(zhuǎn)換標準是一樣的，因此不需要額外的器件就可以將兩者直接相連。圖31硬件設計框圖發(fā)送功能和接收功能設計：發(fā)送功能框圖如圖32 所示： 圖32發(fā)送功能框圖接收功能框圖如圖33所示：圖33接受功能框圖載波同步模塊如圖34下所示：圖34載波同步模塊圖 QPSK調(diào)制解調(diào)器的設計與實現(xiàn)基于C54X DSP 的實用無線基帶QPSK 調(diào)制解調(diào)器的具體實現(xiàn)(1) 硬件設計系統(tǒng)由三大部分組成。實現(xiàn)對信號的調(diào)制解調(diào)及編碼等。DSP 芯片采用的TMS320VC5402 ,外圍電路包含程序存儲器,采用SST39VF800 ,用于固化程序代碼。電平轉(zhuǎn)換芯片,采用74LVC4245 ,實現(xiàn)DSP 芯片外部接口邏輯電平(3. 3V) 和其他芯片的接口邏輯電平(5V) 的轉(zhuǎn)換。第二部分是FPGA 模塊,主要用來實現(xiàn)上、下變頻及成形濾波和抗混疊濾波等,本部分采用ALTERA 公司的EPF10K30 等組成。A/ D 轉(zhuǎn)換芯片采用TLC2543 ,基帶模擬信號經(jīng)TLC2543轉(zhuǎn)換成數(shù)字信號后經(jīng)串口進入DSP ,進行編碼、調(diào)制等處理后送入中頻。限于篇幅,筆者只給出本方案中FPGA 與DSP 的HPI 口相連的原理圖(如圖35 所示) 及詳細操作過程。HBIL 引腳信號用來確定傳輸?shù)氖堑谝粋€還是第二個字節(jié)。這兩個輸入與HBIL 一起由FPGA 驅(qū)動。HPIA 寄存器可以使用自動增尋址方式訪問,在自動增模式下,一次數(shù)據(jù)讀操作會使HPIA 在數(shù)據(jù)讀操作后增加1 ,而一個數(shù)據(jù)寫操作會使HPIA 操作前預先增加1。HRDY引腳允許為準備輸入的FPGA 插入等待狀態(tài),這樣可以調(diào)整FPGA 對5402 的訪問速度。當DSP 初始化完畢,可以接收FPGA 發(fā)送的數(shù)據(jù)時,HRDY腳輸出高電平,同時HINT 輸出中斷信號,通知FPGA 可以開始傳輸數(shù)據(jù)。HPIA 寄存器初始化完畢之后,就可以向HPID 寄存器寫數(shù)據(jù),HPIA 的自動增址特性可以有效的實現(xiàn)FPGA 對HPI 存儲器的連續(xù)訪問。當所有的數(shù)據(jù)都傳輸完畢之后,FPGA 向HPIC 的HINT 位寫1 來清除中斷,HINT \ 引腳變?yōu)楦唠娖?同時FPGA 通過向DSPINT 位寫1 來中斷DSP。如圖36 所示為FPGA產(chǎn)生的各信號的時序波形。放大后的信號由模數(shù)轉(zhuǎn)換器AD7862進行量化，量化后的數(shù)據(jù)進入DSP芯片，通過軟件編程進行DQPSK解調(diào)、維特比譯碼和解交織等，得到原始信息碼。12 V)送往數(shù)據(jù)終端。 硬件原理圖說明附錄1是用于基帶DQPSK MODEM實際應用電路的原理圖。該四張圖所描述的電路的功能分別介紹如下：(1)是DSP主系統(tǒng)及部分外圍電路，主要包含：① 圖37是主系統(tǒng)TMS320VC5402DSP 芯片，整個系統(tǒng)的核心，負責對通信信號的處理，如調(diào)制解調(diào)、信道編譯碼、濾波、均衡等。（3）圖39是FPGA芯片EPF10K20(大規(guī)?？删幊踢壿嬈骷?, 負責整個系統(tǒng)的時序產(chǎn)生和邏輯控制，如時鐘分頻、地址譯碼、控制信號產(chǎn)生等圖39 FPGA芯片EPF10K20第4章 基于C54x DSP的通用基帶調(diào)制解調(diào)器軟件設計 C54x DSP的軟件設計 TMS32C54混合編程的規(guī)范規(guī)范之一：變量和函數(shù)的命名。規(guī)范之二：寄存器資源的使用。故對于與c語言接口的匯編程序子函數(shù)而言，其寄存器使用規(guī)則如下： (1)在子程序中自由使用的有，AR0，AR2~R5，A,B，BRC，T等； (2)對于AR1,AR6,AR7，ST0,ST1這些寄存器，在子程序中如果要改變它們，需要先將其在堆棧中保護起來，在程序結(jié)束時再將從堆棧中彈出，恢復調(diào)用前的數(shù)值； (3)在C語言中，狀態(tài)標志有固定的缺省數(shù)值，可以通過查表獲得。參數(shù)傳遞。在沒有調(diào)用函數(shù)時，堆棧中先壓入第二個參數(shù)以后的其他參數(shù)(包含第二個參數(shù))，最后一個參數(shù)壓在堆棧的最下方，即按逆序壓棧。在子函數(shù)中，根據(jù)圖的次序，使可以準確地獲得參數(shù)。當函數(shù)有返回值時，它在返回前被放在A中。! / message ! attachments 作為前綴[16]。在圖中可以看到堆棧在混合編程中所起的重要作用。為了方便調(diào)用參數(shù)的尋址和局部數(shù)據(jù)的分配，在C語言中CPL始終保持1，即采用SP來進行直接尋址[17]。Coswctk波形合成波形存儲波形合成DAC信道DAC數(shù)字濾波數(shù)字濾波Qn圖42 基帶調(diào)制解調(diào)數(shù)字實現(xiàn)部分框圖SinwctkCoswctkSinwctk數(shù)字調(diào)制數(shù)字解調(diào)In發(fā)送端波形合成完成發(fā)送濾波器(基帶成形濾波器)的功能，接收端數(shù)字濾波器(匹配濾波器)完成接收濾波器的功能。在接收端經(jīng)過ADC(模擬數(shù)字變換器)轉(zhuǎn)換后進行數(shù)字解調(diào)，將16QAM已調(diào)信號恢復成同相和正交兩路基帶信號[18]。調(diào)制的最終目的就是盡可能地減少占用寬帶，盡可能地提高信號傳輸速率和質(zhì)量。QPSK正交相移鍵控，是一種數(shù)字調(diào)制方式。數(shù)字信號處理器使人們可以完全用軟件實現(xiàn)數(shù)字調(diào)制器和解調(diào)器[19]。1. 定點數(shù)的定標：在定點DSP芯片中，采用定點數(shù)進行數(shù)值運算，其操作數(shù)一般采用整型數(shù)來表示。顯然，字長越長，所能表示的數(shù)的范圍越大，精度也越高。因此，在編程時必須指定一個數(shù)的小數(shù)點處于哪一位，這就是定標。例如：在Q15中，1080H=；在Q0時，1080H=4224。就DSP運算的處理過程來說，實際參與運算的都是變量，有的是未知的，有的則在運算過程中不斷改變數(shù)值，但它們在一實際工程環(huán)境中作為一個物理參量而言都有一定的動態(tài)范圍。因此，在程序設計前，首先要通過細致和嚴謹?shù)姆治觯页鰠⑴c運算的所有變量的變化范圍，充分估計運算中可能出現(xiàn)的各種情況，然后確定采用何種定標標準才能保證運算結(jié)果正確可靠。但是，DSP操作過程中的意外情況是無法避免的，即使采用統(tǒng)計分析法也不可能涉及到所有情況。另外，在數(shù)字信號處理中的大量運算是乘法和累加，應盡量采用純整數(shù)或純小數(shù)運算，即全部變量都用Q0或Q15格式表示。只有當純整數(shù)或純小數(shù)運算不能滿足變量的動態(tài)范圍和精度要求時，才采用混合小數(shù)表示法進行定點運算[20]。所產(chǎn)生的誤差主要包括：數(shù)模轉(zhuǎn)換引起的量化誤差、系數(shù)量化引起的誤差以及運算過程中的舍入誤差。如，可以用兩個存儲單元來表示一個數(shù)，運算時使用雙字運算；可以根據(jù)需要要將濾波器系數(shù)都用雙字表示，也可以只將一半的系數(shù)用雙字表示，視需要而定。FIR數(shù)字濾波器主要采用非遞歸結(jié)構(gòu)，因而在有限精度的運算中都是穩(wěn)定的；而IIR數(shù)字濾波器是遞歸結(jié)構(gòu)，極點必須在z平面單位圓內(nèi)才能穩(wěn)定，這種結(jié)構(gòu)運算中的四舍五入處理有時會引起寄生振蕩。在實際設計中，要注意實現(xiàn)中的誤差問題。3. 循環(huán)尋址循環(huán)尋址（circular addressing）是DSP中經(jīng)常用到的一種尋址方式?？梢园蜒h(huán)尋址理解為實現(xiàn)一個滑動窗，新數(shù)據(jù)引入后將覆蓋老的數(shù)據(jù)，便得該窗中包含了需處理的最新數(shù)據(jù)。在TI的DSP中，循環(huán)尋址通過如下方法實現(xiàn)[22]。②設定緩沖區(qū)的底部地址。其中，（NBK） ③用輔助寄存器間接尋址循環(huán)緩沖區(qū)。為此，必須對輸入數(shù)據(jù)和濾波器的系數(shù)進行歸一化處理。濾波器的系數(shù)歸一化只要求取系數(shù)中的最大值，再用這個最大值去系數(shù)便可[23]。循環(huán)緩沖區(qū)的長度為N/2。③在程序存儲器中設置系數(shù)表。⑤將累加器B清零，重復執(zhí)行下列操作N/2次：（AH）*系數(shù)ai+(B)→B，系數(shù)指針（PAR）加1，（AR2）+（AR3）→AH，AR2和AR3減1。⑦修正數(shù)據(jù)指針，讓AR2和AR3分別指向New緩沖區(qū)最新數(shù)據(jù)和O1d緩沖區(qū)中最老的數(shù)據(jù)。O1d緩沖區(qū)指針減1。重復執(zhí)行第④～⑨步。由兩幅圖比較可見，濾波器實現(xiàn)了目標所要求的。由TMS320VC5409評估板的模擬輸入口輸入模擬信號，經(jīng)TLC320A/D轉(zhuǎn)換芯片，按8kHz的采樣頻率采樣轉(zhuǎn)換成數(shù)字信號，輸入DSP。在定點實現(xiàn)時，要盡量使用圓周尋址和并行指令。充分利用C54x的兩個累加器，它們可以在一個指令周期內(nèi)同時進行操作[26]。程序調(diào)試中還要注意流水線沖突，通過在合適位置插入NOP空跳轉(zhuǎn)指令，可以有效解決這個問題。BNLMS算法的C54x匯編語言定點實現(xiàn)如下[27]：RPTBD $block_end1 STM N_ERROR, n_error_ptr 。BLOCKSIZE為塊的大小，即為LMAC *ref_ptr+0%, *n_error_ptr+, A 。使用圓周尋址MPYA IABSY 。算術移位并調(diào)整定標，GAIN=μ為2的整數(shù)倍ADD B, ASTH A, *filter_ptr 。A=abs (x(n))SUB max_m, 16, A 。避免流水線操作XC 1, BGT 。如果出現(xiàn)DT，更新max_m定點實現(xiàn)時，一個最重要的問題就是定標。本文在定點實現(xiàn)時，把累加器(A和B)從16位擴展到32位(SXM置1)，把定標調(diào)整為Q30；同時設置了溢出保護(OVM置1)。程序名： *Data_I2: 輸入數(shù)據(jù)緩沖區(qū)*Data_I3: 脈沖成形后數(shù)據(jù)緩沖區(qū)*fqpsk: qpsk調(diào)制后數(shù)據(jù)緩沖區(qū)*coeff: 脈沖成形濾波器系數(shù)區(qū)*start: 運行程序開始*FIR: 平方根余弦成形濾波程序*QPSK: QPSK 調(diào)制程序.mmregsData_I2b .usect Data__I2b,128Data_I2 .usect Data_I2,128Data_I3 .usect Data_I3,128fqpsk .usect fqpsk,128noise .usect noise,128.def startSIN18K .set10HTONERL .set11HTEMP .set12HK_SINSTP .set32K _DP .set500H/128.textStart:LD K_DP,DPSSBX FRCT 。設置循環(huán)緩沖區(qū)長度為120STM Data__I2b,AR3STM Data_I2,AR2MVDD *AR2+,*AR3 。word 07FFFH,07FD8H,07F61H,07E9CH,07D89H,07C29H,07A7CH,07884H word 05A82H,055F5H,05133H,04C3FH,0471CH,041CEH,03C56H,036BAH word 00000H,0F9B8H,OF374H,0ED38H,0E707H,0E0E6H,.word 0CF05H,0C946H,0C3AAH,0BE32H,0B8E4H,0B3C1H,0AECD