【正文】 00 0 0 00 0 0 00 13 1 0 1 1 0 1 900 1800 2700 1 0 1 1 0 1 900 1800 2700 1 0 900 0 0 1 0 1 1 0 1 00 900 1800 2700 1 0 1 1 0 1 0 0 900 1800 2700 00 1 1 1800 0 0 1 0 1 1 0 1 00 900 1800 2700 1 1 0 1 0 0 1 0 1800 2700 00 900 0 1 2700 0 0 1 0 1 1 0 1 00 900 1800 2700 0 1 0 0 1 0 1 1 2700 00 900 1800 在 2DPSK 調(diào)制中，是先將絕對碼變換成相對碼，然后用相對碼對載波進(jìn)行絕對相移，同樣在 QDPSK 調(diào)制實驗中，將輸入的雙比特碼經(jīng)碼型變換，將得到的相對雙比特碼進(jìn)行 QPSK 調(diào)制。而 QDPSK 沒有固定的參考相位，后一個四進(jìn)制碼元總是以它相鄰的前一個四進(jìn)制碼元的終止相位為參考相位 （或稱為基準(zhǔn)相位），因此，它是以前后兩個碼元的相位差值來表示信息的，如表 23所示（這里我們采用 B方式進(jìn)行說明）。 QDPSK 解調(diào) 原理 由于 QPSK 可以看作是兩個正交 2PSK 信號的合成，故它可以采用與 2DPSK 信號類似的解調(diào)方法進(jìn)行解調(diào)，即由兩個 2PSK 信號相干解調(diào)器構(gòu)成，其原理框圖如圖 所示。的載波； ab 為 01 時，輸出的相位為 135176。 圖中四相載波發(fā)生器分別送出調(diào)相所需的四種不同的載波。具體框圖如圖 全數(shù)字法 QDPSK 調(diào)制 原理框圖 所示 圖 全數(shù)字法 QDPSK 調(diào)制 原理框圖 相位選擇法 QDPSK 調(diào)制器：這種調(diào)制器具有硬件實現(xiàn)簡單、價格低等優(yōu)點(diǎn)，被廣泛采用，并且這種調(diào)制器非常適合數(shù)字電路實現(xiàn)，本次設(shè)計的電路即采用相位選擇法選擇 QDPSK 調(diào)制器 。 315176。 0176。 270176。 135176。 180176。 90176。將兩路輸出疊加，即得到如圖 中的實線所示的四相相移信號，其相位編碼邏輯關(guān)系如表 22 QPSK信號相位編碼邏輯關(guān)系 所示。用調(diào)相法產(chǎn)生 QDPSK 信號的組成方框圖如圖 所 示，圖中串 /并變換器將輸入的二進(jìn)制序列依次分為兩個并行的雙極性序列。( 1 , 0 )( 1 , 1 )( 0 , 1 )( 0 , 0 )0 176。 270176。 90176。 135176。 315176。 0。、 270176。、 90176。則數(shù)據(jù) kI 、 kQ 通過處理后輸出的成形波形幅度有兩種取值177。、 225176。 由于正弦和余弦的互補(bǔ)特性，對于載波相位的四種取值，在 A 方式中： 45176。雙比特碼元中兩個信息比特 ab 通常是按格雷碼排列的，它與載波相位的關(guān)系如表 21 雙比特碼元與載波相位關(guān)系 所示，矢量關(guān)系如圖 所示。由于每一種載波相位代表兩個比特信息，故每個四進(jìn)制碼元又被稱為雙比特碼元。 QDPSK 調(diào)制與解調(diào)器用硬件實現(xiàn)比較復(fù)雜而且 耗時、耗力不太適合課程設(shè)計的制作，由于 課程設(shè)計任務(wù)重、 時間 短，所以不選擇此方案，選擇方 案二容易實現(xiàn)。 它利用延遲電路將前一雙比特碼元信號延遲一個碼元的時間 T 后 ,分別移相 π/ 4 和 π/ 4 , 再將它們分別作為上、下支路的相干載波 . 另外它不需要采用碼變換器 ,這是因為 QDPSK 信號的信息包含在前后碼元相位差中 ,而此時的解調(diào)原理就是直接比較前后雙比特碼元的相位 . 若不考慮噪聲及信道畸變 ,則送入解調(diào)器的第 k 個雙比特碼元的 QDPSK信號為 9 S k(t) = Msin (ωt +θk) 。 方案二 用軟件實現(xiàn) 此次的 QDPSK 調(diào)制解調(diào)器的設(shè)計只是針對數(shù)字信號而言，數(shù)字信號的調(diào)制與解調(diào)比較簡單，只需要利用 EDA 技術(shù) ，采用原理圖輸入法 結(jié)合 QDPSK 的調(diào)制解調(diào)原理框圖， 先進(jìn)行計算機(jī)模擬仿真 成功后 ， 然后下載到開發(fā)板上 對 QDPSK 信號的 進(jìn)行了調(diào)制和 解調(diào) 進(jìn)行測試 。在解調(diào)部分采用同相正交環(huán)提取載波的方法能夠準(zhǔn)確的提取出載波信號，并且系統(tǒng)能挑出眼圖，且濾波性能好，不會使信號失真過大。 8 第 2 章 QDPSK 調(diào)制解調(diào)器設(shè)計的方案及原理 方案一 用硬件電路實現(xiàn) 適用于模擬、數(shù)字信號的調(diào)制解調(diào)系統(tǒng)。體會使用 EDA綜合過程中電路設(shè)計方法和設(shè)計思路的不同。布線和后仿真完成之后，就可以開始 ASCI 或 PLD 芯片的投產(chǎn)。（ ASCI 設(shè)計中，這一步驟稱為第二次 Sign—off）。在 PLD 設(shè)計中， 35 步可以用 PLD 廠家提供的開發(fā)軟件（如 Maxplus2） 7 自動一次完成。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。設(shè)計輸入之后就有一個從高層次系統(tǒng)行為設(shè)計向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計輸入的某種或某幾 種數(shù)據(jù)格式 (網(wǎng)表 )轉(zhuǎn)化為軟件可識別的某種數(shù)據(jù)格式 (網(wǎng)表 )。（ ASCI設(shè)計中，這一步驟稱為第一次 Signoff） PLD 設(shè)計中，有時跳過這一步。 ⑵ 前仿真（功能仿真）。在傳統(tǒng)設(shè)計中，設(shè)計人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計的。特別是在原理圖輸入等方面， Maxplus2 被公認(rèn)為是最易使用，人機(jī)界面最友善的 PLD 開發(fā)軟件，特別適合初學(xué) 者使用。對于一般幾千門的電路設(shè)計，使用MAX+PLUSII，從設(shè)計輸入到器件編程完畢，用戶拿到設(shè)計好的邏輯電路，大約只需幾小時。設(shè)計者可以用自己熟悉的設(shè)計工具（如原理圖輸入或硬件描述語言）建立設(shè)計， MAX+PLUSII 把這些設(shè)計轉(zhuǎn)自動換成最終所需的格式。 ⑷ 基于計算機(jī)網(wǎng)絡(luò)的測控系統(tǒng)，各種工業(yè)控制系統(tǒng)設(shè)計，適合于圖象采集、溫度控制、濕度檢測、振動等物理量的測量、分析和在線控制。 ⑵ 可提供的電路設(shè)計包括：方案構(gòu)成 —— 系統(tǒng)仿真 —— 電路圖設(shè)計 —— PCB 版圖設(shè)計 —— 集成電路版圖設(shè)計 —— 各種標(biāo)準(zhǔn) EDA 文件輸出。利用PLD/FPGA，電子系統(tǒng)設(shè)計工程師可以在實驗室中設(shè)計出專用 IC，實現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時間，降低了開發(fā)成本。 電子設(shè)計自動化（ EDA）的實現(xiàn)是與 CPLD/FPGA 技術(shù)的迅速發(fā)展息息相關(guān)的。 EDA 技術(shù)就是以計算機(jī)為工具，設(shè)計者在 EDA 軟件平臺上，用硬件描述語言 HDL完成設(shè)計文件，然后由 計算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。最有代表性的HDL 是美國國防部開發(fā)的超高速集成電路硬件描述語言 VHDL (Very High Speed Inte2grated Circuit Hardware Description Language)。讓讀者對整個的 EDA 技術(shù)有了全面直觀的了解。本文通過對 QDPSK 調(diào)制解調(diào) 器的設(shè)計簡單概述了 EDA 設(shè)計的流程及工具，在設(shè)計過程中運(yùn)用兩種最基本的設(shè)計方法（原理圖輸入法和文本輸入法）使讀者對 EDA 的了解和運(yùn)用有基本的認(rèn)識。在電子設(shè)計領(lǐng)域，電子設(shè)計自動化的應(yīng)用已經(jīng)深入到了電子行業(yè)的各個角落。 21 世紀(jì)隨著電子信息時代的到來，對計算的要求更高，隨著電子技術(shù)的發(fā)展各種運(yùn)算模塊也有了飛躍性的發(fā)展，借助于計算機(jī)的原理設(shè)計的乘法器也多種多樣，乘法器的設(shè)計原理簡單，思路清晰，可這么簡單的模塊在任何計算器中都不可缺少。 本文按照QDPSK 調(diào)制解調(diào)器的 設(shè)計思想， 在 MAX+plussii 軟件中，利用原理圖輸入的方法，結(jié)合 QDPSK 的調(diào)制解調(diào)原理框圖， 先進(jìn)行計算機(jī)模擬仿真， 然后下載到開發(fā)板上測試成功的對 QPSK 信號的 進(jìn)行了調(diào)制和 解調(diào)。 它 可以在開發(fā)系統(tǒng)中直接進(jìn)行系統(tǒng)仿真，也沒有工藝實現(xiàn)的損耗。它具有一系列獨(dú)特的優(yōu)點(diǎn)， 目前已經(jīng)廣泛應(yīng)用于無線通信中，成為現(xiàn)代通信中一種十分重要的調(diào)制解調(diào)方式。它分為絕對相移和相對相移兩種。 第 1章 緒 論 課題背景 DQ