【正文】 及路徑時延和設(shè)計的時序檢查。 開關(guān)級基本結(jié)構(gòu)模型，例如p m o s 和n m o s等也被內(nèi)置在語言中。用戶定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語?！　? 下面列出的是Verilog硬件描述語言的主要優(yōu)點：　　其中有許多語句，如if語句、case語句等，和C語言中的對應(yīng)語句十分相似。信號值可以有不同的強度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。 Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計。Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合與算法級和RTL級的模型設(shè)計。一個復雜電路的完整Verilog HDL模型是由若干個Verilog HDL子模塊構(gòu)成的，每一個模塊又可以有若干個子模塊構(gòu)成。Verilog HDL模型可以是實際電路的不同級別的抽象。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。 Verilog HDL的基本語法Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。 對應(yīng)具體工藝器件的優(yōu)化、映像和布局布線 由于各種ASIC和FPGA器件的工藝各不相同，因而當用不同廠家的不同器件來實現(xiàn)已驗證的邏輯網(wǎng)標時，需要不同的基本單元庫與布線延遲模型與之對應(yīng)才能進行準確的優(yōu)化、映像和布局布線。（1）設(shè)計開發(fā)：即從編寫設(shè)計文件→綜合→布局布線→投片生成這樣一系列步驟。EDA工具往往不僅支持HDL描述也支持電路圖輸入，有效地利用這兩種方法是提高設(shè)計效率的辦法之一。而當設(shè)計的層次比較接近最底層的時候，行為描述往往需要電路邏輯來實現(xiàn)，這時的模塊不僅需要通過仿真加以驗證，還需進行綜合、優(yōu)化、布線和后仿真。 具體模塊的設(shè)計編譯和仿真過程 在不同層次做具體模塊的設(shè)計所用的方法有所不同。在不同的層次都可以進行仿真以對設(shè)計思想進行驗證。這些模塊稱為該層次的基本單元，而該層次的基本單元又由下一層次的基本單元互連而成，如此下去。硬件的描述特別是行為描述通常稱為行為建模。 層次管理的基本概念 復雜數(shù)字邏輯電路和系統(tǒng)的層次化、結(jié)構(gòu)化設(shè)計隱含著硬件設(shè)計方案的逐次分解。隨著系統(tǒng)變得復雜和龐大，特別需要在樣機問世之前，對產(chǎn)品的全貌有一定的預見性。 —DOWN設(shè)計思想 自頂向下的設(shè)計是從系統(tǒng)級開始，把系統(tǒng)劃分為基本單元，然后再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接用EDA元件庫中的元件來實現(xiàn)為止。這就允許多個設(shè)計者同時設(shè)計一個硬件系統(tǒng)中的不同模塊，其中每個設(shè)計者負責自己所承擔的部分，而而由上層設(shè)計師對其下層設(shè)計者完成的設(shè)計用行為級上層模塊進行驗證。 Verilog HDL的設(shè)計流程 自頂向下設(shè)計的基本概念現(xiàn)代集成電路制造工藝技術(shù)的改進，使得在一個芯片上集成數(shù)十萬乃至數(shù)百萬個器件成為可能，但很難設(shè)想僅由一個設(shè)計師獨立設(shè)計如此大規(guī)模的電路而不出錯誤。同時， HDL規(guī)范，IEEE接收將OVI的Verilog ?！　?990年初Cadence公司把Verilog HDL和Verilog HDLXL分開，并公開發(fā)布了Verilog （Open Verilog HDL International）組織負責Verilog HDL的發(fā)展，OVI由Verilog HDL的使用和CAE供應(yīng)商組成，制定標準。　　1987年Synonsys公司開始使用Verilog HDL行為語言作為綜合工具的輸入?！　?986年Moorby對Verilog HDL的發(fā)展又做出另一個巨大的貢獻，提出了用于快速門級仿真的XL算法。1983年該公司的Philip Moorby首創(chuàng)了Verilog HDL，Moorby后來成為Verilog HDLXL的主要設(shè)計者和Cadence公司的第一合伙人。但Verilog HDL較自由的語法，也容易造成初學者犯一些錯誤，這一點要注意。1990年CADENCE公司公開發(fā)表了Verilog HDL,并成立LVI組織以促進Verilog HDL成為IEEE標準，即IEEE Standard 13641995.Verilog HDL的最大特點就是易學易用，如果有C語言的編程經(jīng)驗，可以在一個較短的時間內(nèi)很快的學習和掌握，因而可以把Verilog HDL內(nèi)容安排在與ASIC設(shè)計等相關(guān)課程內(nèi)部進行講授，由于HDL語言本身是專門面向硬件與系統(tǒng)設(shè)計的，這樣的安排可以使學習者同時獲得設(shè)計實際電路的經(jīng)驗。1985年Moorby推出它的第三個商用仿真器VerilogXL,獲得了巨大的成功，從而使得Verilog HDL迅速得到推廣應(yīng)用。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。 EPM570T144芯片的封裝圖及管腳功能 3 Verilog HDL介紹 本次設(shè)計所用的語言為Verilog HDL設(shè)計語言，Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。本次設(shè)計核心模塊CPLD采用Altera公司MAX II系列的EPM570T144芯片。C ( 結(jié)溫 ) ，支持汽車和其他對溫度敏感的應(yīng)用。 ：MAX II 器件支持擴展級溫度范圍，從 40 176。C 到 +100 176。 Flash 加載：MAX II 器件含有 JTAG 模塊，可以利用并行 Flash 加載宏功能來配置非 JTAG 兼容器件，例如分立閃存器件等。 (ISP)：MAX II 器件支持用戶在器件工作時對閃存配置進行更新。隨著對支持高級功能、電池使用時間更長的小型低成本產(chǎn)品的需求增長，低功耗應(yīng)用得到了迅速普及。C。低功耗的需求不再僅限于消費類產(chǎn)品。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 業(yè)界實現(xiàn)了最低的靜態(tài)和動態(tài)功耗。由于MAX II CPLD基于LUT架構(gòu)，達到了降低成本的目的，結(jié)合其即用性、非易失性和可再編程特性，使MAX II 系列成為有史以來成本最低的CPLD。對于基于宏單元的構(gòu)架，隨著邏輯密度的增加，布線區(qū)域呈指數(shù)性增長，因此當密度大于512宏單元時，該架構(gòu)不具有高效的可升級性。 II器件重新定義了CPLD的價值定位?；?LUT 的體系結(jié)構(gòu)提高了 I/O 焊盤受限空間的邏輯容量。這種體系結(jié)構(gòu)幫助您大大降低了系統(tǒng)功耗、體積和成本。幾乎所有應(yīng)用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用FPGA和CPLD器件。 這兩種器件兼容了PLD和通用門陣列的優(yōu)點，可實現(xiàn)較大規(guī)模的電路，編程也很靈活。為了彌補這一缺陷，20世紀80年代中期。它采用了EEPROM工藝，實現(xiàn)了電可按除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計具有很強的靈活性，至今仍有許多人使用。 PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。 PAL器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與一或”表達式來描述，所以， PLD能以乘積和的形式完成大量的組合邏輯功能。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當屬現(xiàn)場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。外圍電路的調(diào)試工作要配合芯片程序設(shè)計一起進行，這樣才能輕松地輸出所需要的理想脈沖。我們擬采用CPLD通用版來設(shè)計，這樣的話，包括基準時鐘在內(nèi)的所有芯片外的東西，都需要外部接入來完成，因此對芯片結(jié)構(gòu)的了解也是一個關(guān)鍵。 ：目的是輸出的一路脈沖滯后于另一路脈沖90176。 本設(shè)計共包含三個模塊，即分頻模塊、調(diào)頻模塊、滯后模塊，三個模塊的主要功能如下： 1. 分頻模塊：把實驗板上晶振頻率（48MHz）分頻到我們需要的頻率,既400Hz，便于觀察。本次設(shè)計采用的是Altera公司的CPLD芯片，我們會利用Quartus II進行設(shè)計，其中采用文本編輯器，來進行Verilog HDL語言的設(shè)計。 研究的基本內(nèi)容 CPLD的設(shè)計 本設(shè)計的關(guān)鍵還是在于內(nèi)部芯片程序的設(shè)計。 應(yīng)用及發(fā)展趨勢運動控制技術(shù)日新月移，不論是ASIC或是DSP為核心的運動控制卡，均有其優(yōu)越點。 2）控制系統(tǒng)的封閉性使它的擴充和修改極為有限，造成用戶對供應(yīng)商的依賴，并難以將自己的專門技術(shù)、經(jīng)驗集成于運動控制卡內(nèi)?！　CT8000系列產(chǎn)品可廣泛應(yīng)用于半導體加工設(shè)備，工業(yè)機器人，數(shù)控機床，醫(yī)療設(shè)備， 紡織設(shè)備，印刷設(shè)備，自動化裝配線，數(shù)據(jù)采集和處理，智能家電以及需要網(wǎng)際在線和無線漫游控制的各種場合。其中深圳摩信公司獨立開發(fā)了基于網(wǎng)絡(luò)技術(shù)的具有開放式結(jié)構(gòu)高性能MCT8000系列運動控制器，控制器的CPU采用TI公司主頻。用戶可通過控制器的擴展口實現(xiàn)最多達16軸的控制，但成本很高。此外，該公司以運動控制器為核心派生了眾多面向行業(yè)應(yīng)用的控制系統(tǒng)，形成了一定規(guī)模，其中2003年未研制成功的GH800型控制卡是較先進的軸控制卡。但是這些系統(tǒng)中的運動控制卡都是有用在基于PC的系統(tǒng)中，并沒有形成一種通用的、系列化應(yīng)用于市場的產(chǎn)品。如北京研究所的中華系列，沈陽計算所的“藍天”系列，華中科技大學的“華中”系列等數(shù)控系統(tǒng)。即提高了工作效率，又使所設(shè)計控制系統(tǒng)具有很好的通用性?？墒褂闷涔ぷ髌脚_，很方便地對所設(shè)計的多軸系統(tǒng)進行智能運動控制，實現(xiàn)復雜的平面和空間運動及各種變速運動。其中，尤其值得推崇的是許多國外的這類系統(tǒng)都提供了高級語言的工作平臺，用戶可采用C++、VB和VISUALC++等對其驅(qū)動器直接進行編程控制。雖然國外的同類產(chǎn)品在性能方面具有許多優(yōu)勢，但他們也具有許多不足之處，主要表現(xiàn)在一下幾方面： ，以Galil運動控制主板為例，一個八軸的Galil運動控制主板為4000美元，再加上一些其他輔助設(shè)施將達到5000美元左右； ，主要原因是作為通用多軸控制器，是面向一般用戶的（無論機器人，還是數(shù)控，一般運動時有一定限度范圍的） 在后兩個不足之處主要是通用多軸運動控制卡才出現(xiàn)的。前三種是通用的多軸運動控制卡，而后三種為典型的數(shù)控系統(tǒng)，主要應(yīng)用于數(shù)控機床。我國上海磁懸浮列車高架鋼梁的設(shè)計，需要使用6軸控制卡進行加工。從市場需求來看，以美國Delta Tau Data System公司的PMAC系列卡為例，在全球的銷售量超過45000套，被用于數(shù)控機床、醫(yī)療器械、工業(yè)機器人等需要高精度位置控制領(lǐng)域。實際上，PMACPC卡本身就是一個完整的計算機系統(tǒng)。PMACPC以Motorola公司的DSP56001為微處理器，主頻20/30MHz，60/40微妙/拍的伺服更新率，36位位置范圍（64千兆計數(shù)范圍），16位DAC輸出分辨率，10/15MHz編碼計數(shù)率，每秒可處置多達500條程序，可以完成直線或圓弧插補，“S曲線”加速和減速，三次軌跡計算、樣條計算。在日本，開放式開放式運動控制器被認為是未來的第三次工業(yè)革命，并有預測其應(yīng)用的普遍性將與目前廣泛應(yīng)用的PLC類似，代表的廠商有MAZAK公司和NOVA公司等。再實施計劃的同時，歐美等發(fā)達國家的公司也一直致力于研究開發(fā)開放式運動控制器。經(jīng)過幾十年的市場競爭，隨著現(xiàn)代科學技術(shù)的進步，這種運動控制卡由于其自身的特性限制，如封閉式結(jié)構(gòu)、控制軟件的兼容性、容錯性和缺少網(wǎng)絡(luò)功能等，已不能滿足現(xiàn)代工業(yè)和社會發(fā)展的需要。因此為了在機械加工過程中獲得較高的加工精度，開發(fā)具有全閉環(huán)功能的運動控制卡，是擺在我們面前的重要課題。 目前運動控制卡所應(yīng)用的場合大多數(shù)為開環(huán)控制，即由運動控制卡所發(fā)出的控制信號，使被控機構(gòu)實現(xiàn)期望的位置控制、速度控制、加速度控制，以及對這些被控運動參數(shù)的綜合控制，而沒有將最終機構(gòu)的運動參數(shù)（比如實際位置、速度）反饋給控制卡。 在機電一體化領(lǐng)域中，運動控制卡的作用是控制執(zhí)行機構(gòu)（如步進電機或伺服電機）按照一定的速度和軌跡運行。在機床控制領(lǐng)域，采用工業(yè)PC機，開發(fā)開放式、軟件化的數(shù)控系統(tǒng)、加工中心、柔性制造系統(tǒng)等，已成為國際研究的熱點，符合數(shù)控技術(shù)發(fā)展的最新潮流。在國內(nèi)相應(yīng)的產(chǎn)品也已出現(xiàn)，如成都步進電機有限公司的DMC300系列卡已成功地應(yīng)用于數(shù)控打孔機、汽車部件性能試驗臺等多種自動化設(shè)備上。因而這種結(jié)構(gòu)開放的運動控制卡能夠廣泛地應(yīng)用于制造業(yè)中設(shè)備自動化的各個領(lǐng)域。一般的，運動控制卡與PC機構(gòu)成主從時控制機構(gòu)：PC機負責人機交互界面的管理和控制系統(tǒng)的實時監(jiān)控等方面的工作（例如鍵盤和鼠標的管理、系統(tǒng)狀態(tài)的顯示、運動軌跡的規(guī)劃、控制指令的發(fā)送、外部信號的監(jiān)控等等）；控制卡完成運動控制的所有細節(jié)（包括脈沖和方向信號的輸出、自動升降速、原點和限位等信號的檢測等等）。它的出現(xiàn)主要是因為：（1）新型數(shù)控系統(tǒng)的標準化、柔性、開放性等要求；（2）在各種工業(yè)設(shè)備（如包裝機械、印刷機械等）、國防裝備（如跟蹤定位系統(tǒng)等）、智能醫(yī)療裝置等設(shè)備的自動化控制系統(tǒng)研制和改造中，急需一個運動控制模塊的硬件平臺；（3）PC機在各種工業(yè)現(xiàn)場的廣泛應(yīng)用，也促使配備相應(yīng)的控制卡以充分發(fā)揮PC機的強大功能。、圖表要求：1）文字通順，語言流暢，書寫字跡工整，打印字體及大小符合要求，無錯別字，不準請他人代寫2）工程設(shè)計類題目的圖紙，要求部分用尺規(guī)繪制，部分用計算機繪制，所有圖紙應(yīng)符合國家技術(shù)標準規(guī)范。作者簽名： 日期： 年 月 日導師