基于fpga的開關磁阻電機調速系統(tǒng)的設計畢業(yè)設計-文庫吧資料
2025-06-24 14:28本頁面
【正文】 IP核實現(xiàn)。 增量式PID控制算法可以通過式（59）推導出。、本設計系統(tǒng)PID模塊的實現(xiàn) 本設計所采用的是增量式PID算法，所謂增量式PID是指數(shù)字控制器的輸出只是控制量的增量。PWM波產生電路如圖：圖12 PWM波產生電路、PID控制原理常規(guī)模擬PID控制系統(tǒng)原理框圖如圖13所示 圖13 PID控制原理圖PID控制器是一種線性器，它根據(jù)給定值r(t)與實際輸出構成控制偏差： (51)將此偏差的比例（P）、積分（I）和微分（D）通過線性組合構成控制量，對被控對象進行控制。當計數(shù)值到達計數(shù)器最大值1024時，輸出一個上升沿脈沖信號，輸入D觸發(fā)器，使其輸出狀態(tài)取反一次，從而有效地使計數(shù)器工作在增減計數(shù)模式下，實現(xiàn)了三角波生成的功能。其中，三角波作為載波，比較值寄存器的值作為調制，可以根據(jù)需要改變PWM脈沖的寬度。圖10 鎖相環(huán)電路、PWM模塊的設計、PWM波形實現(xiàn)原理目前，采用FPGA產生PWM波形的方法很多，如上下計數(shù)法、存儲查表法等，本文采用技術比較的方法來實現(xiàn)PWM波形的產生，原理如所示。根據(jù)PWM模塊電路工作原理，時鐘的輸入做為三角波發(fā)生器的時鐘，計數(shù)器計數(shù)得到三角波，再通過比較器比較得到PWM波，c1主要是保證計數(shù)器正常計數(shù)的需要。通過引腳PIN_G2接外部輸入20MHz的晶振，經過5倍頻之后得到100MHz的頻率c0接入NIOS的時鐘輸入端，保證系統(tǒng)能夠正常工作。本系統(tǒng)的定制原理圖如圖9所示：圖9 開關磁阻電機NIOS系統(tǒng)2．鎖相環(huán)倍頻、分頻電路鎖相環(huán)電路系統(tǒng)構成主要是由Altera公司的FPGA內部所包含的免費的IP核，通過ALT_PLL鎖相環(huán)IP核可以很容易地實現(xiàn)分頻和倍頻的功能，只需要通過設置Pll內的相關參數(shù)即可。這樣就可以大大縮減產品的開發(fā)周期，提高產品性能的穩(wěn)定性。圖7 PWM光電隔離電路（二）系統(tǒng)軟件設計、NIOS處理器結構基于SOPC的嵌入式系統(tǒng)結構如圖8所示，主要包括嵌入式微處理器(CPU核)、定時器(Timer)、嵌入式鎖相環(huán)(PLL)、嵌入式數(shù)字信號處理器(DSP)及其他IP模塊等部分。如圖7所示，光電隔離電路主要是由6N137芯片完成光和電的隔離。也是實現(xiàn)弱電對強電的控制的重要部件，所以采用光電隔離輸出PWM波可以避免外界信號干擾FPGA ，避免了電磁對FPGA程序的干擾，導致的程序跑飛現(xiàn)象，提高了系統(tǒng)的可靠性。這就完成了電—光—電的轉換，從而起到輸入和輸出的隔離的作用。如圖6所示：圖6 IGBT驅動電路、光電隔離原理圖光耦合器一般由三部分組成：光的發(fā)射、光的接收及信號放大。從而能夠根據(jù)PWM的占空比來調整IGBT導通或關斷的時間，進而能夠改變輸出的電流大小。此模塊在本設計中有著至關重要的作用，通過PWM脈沖功率橋的驅動模塊來控制IGBT的導通與關斷從而能達
環(huán)評公示相關推薦
鄂ICP備17016276號-1